「output buffer」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

An input/output buffer control circuit 4 controls output states of input/output buffers OISO-OIS15 of SRAM chip SM based on a signal CEsB, a signal OEB, and a signal WEB.例文帳に追加

入出力バッファ制御回路4は、信号CEsBと、信号OEBと、信号WEBとに基づき、SRAMチップSMの入出力バッファOIS0〜OIS15の出力状態を制御する。 - 特許庁

Thus, an output signal of an AND 105 becomes "H" and output data DOUT of the output buffer 100A become "H" regardless of data signal DB.例文帳に追加

これにより、ＡＮＤ１０５の出力信号は“Ｈ”となり、出力バッファ１００Ａの出力データＤＯＵＴは、データ信号ＤＢに無関係に““Ｈ”となる。 - 特許庁

A buffer circuit 31 receives an internal output signal O11 and externally outputs an output signal O12 to the outside via the external output terminal T11.例文帳に追加

バッファ回路３１は、内部出力信号Ｏ１１が入力され、外部出力端子Ｔ１１を介して外部に外部出力信号Ｏ１２を出力する。 - 特許庁

To control a band without providing an output buffer for each flow on each output port and without complicated read control between the output buffers.例文帳に追加

各出力ポートにフロー毎の出力バッファを設けることなく、出力バッファ間の複雑な読み出し制御を行うことなく帯域制御を行う。 - 特許庁

An input/output buffer control circuit 3 controls output states of input/ output buffers OIFO-OIF15 of FLASH memory chip FM based on a signal CEfB, a signal OEB, and a signal WEB.例文帳に追加

入出力バッファ制御回路3は、信号CEfBと、信号OEBと、WEB信号とに基づき、FLASHメモリチップFMの入出力バッファOIF0〜OIF15の出力状態を制御する。 - 特許庁

To detect a short-circuit state of an external output terminal without an output from an output buffer, thereby protecting a circuit element more surely.例文帳に追加

出力バッファからの出力を行うことなく、外部出力端子の短絡状態を検出することにより、回路素子をより確実に保護する。 - 特許庁

To provide an output buffer circuit capable of satisfying constraints of an output resistance and constraints of rising and falling times of an output signal at the same time.例文帳に追加

出力抵抗の制約と出力信号の立ち上がり・立ち下がり時間の制約とを同時に満たすことが可能な出力バッファ回路を提供する。 - 特許庁

The buffer circuit 10 can thus output the output signal SO as changing the duty ratio of the output signal SO to a target duty ratio.例文帳に追加

これにより、バッファ回路１０は、出力信号ＳＯのデューティー比を目的デューティー比に変更した上で、その出力信号ＳＯを出力することができる。 - 特許庁

An ATM cell whose VPI/VCI value is discriminated to need no rewriting is sent to an output cell buffer 14, and the output selector 15 outputs the ATM cell stored in the output cell buffer 14 to the output side PHY 3-1 to 3-n sequentially.例文帳に追加

ＶＰＩ／ＶＣＩ値の書換えが不要と判定されたＡＴＭセルは出力セルバッファ１４に送られ、出力セルバッファ１４に蓄積された後に出力選択器１５から出力側のＰＨＹ３−１〜３−ｎに順次出力される。 - 特許庁

An input side selector 15 is provided on the output side of an input buffer 14 connected to an external input terminal 11, and an output side selector 17 is provided on the input side of an output buffer 19 for driving an external output terminal 12.例文帳に追加

外部入力端子１１に接続された入力バッファ１４の出力側に入力側セレクタ１５を設けると共に、外部出力端子１２を駆動する出力バッファ１９の入力側に出力側セレクタ１７を設ける。 - 特許庁

In the second state where the signal output from the output buffer 2 is turned off, the pull-up circuit 4 is turned off, and the pull-down circuit 5 is turned on, if the input level of the output buffer 2 is in a low state, it is determined that the output terminal 3 is not short-circuited to a power supply line.例文帳に追加

出力バッファ２からの信号出力オフ、プルアップ回路４オフ、プルダウン回路５オン、の第２状態において、入力バッファ２の入力レベルがＬＯＷであれば、出力端子３の電源ラインへの短絡無しと判定する。 - 特許庁

In the first state where a signal output from the output buffer 2 is turned off, the pull-up circuit 4 is turned on, and the pull-down circuit 5 is turned off, if an input level of the output buffer 2 is in a high state, it is determined that the output terminal 3 is not short-circuited to a grounding line.例文帳に追加

出力バッファ２からの信号出力オフ、プルアップ回路４オン、プルダウン回路５オフ、の第１状態において、入力バッファ２の入力レベルがＨＩＧＨであれば、出力端子３のグランドラインへの短絡無しと判定する。 - 特許庁

A differential amplifier circuit 16 generates on output voltage, on the basis of a difference between output voltages of the first and second analog buffers and applies the output voltage to the differential buffer 11 and the second analog buffer 15, as the reference voltage.例文帳に追加

差動増幅回路１６は、第１及び第２のアナログバッファの出力電圧差に基づく出力電圧を発生し、差動バッファ１１及び第２のアナログバッファ１５へ参照電圧として供給する。 - 特許庁

The read address control part stops the cross-fading in a time zone wherein an attack is detected (cross-fade stop section 43) and performs the adjustment to output a buffer output signal output from only one buffer read means.例文帳に追加

読出アドレス制御部は、アタックを検出した時間帯では、前記クロスフェードを停止して（クロスフェード停止区間４３）、１つのみの前記バッファ読出手段から出力されるバッファ出力信号を出力するよう調整する。 - 特許庁

The output buffer busy generating part decides if write should be stopped in every output buffer based on the maximum write request number information and the states of the output buffering part of a self-crossbar and the input buffering part.例文帳に追加

出力バッファビジー生成部は、最大書き込みリクエスト数情報と、自クロスバの出力バッファ部及び入力バッファ部の状態とに基づいて、出力バッファ毎に書き込みを停止すべきか判断する。 - 特許庁

Specifically, an input and output loop control circuit connects or disconnects a connection load comprising an input and output buffer by the value of a loop control register with load for using the input and output buffer as the load.例文帳に追加

具体的には、入出力ループ制御回路が、入出力バッファを負荷として使用するための負荷付きループ制御レジスタの値により入出力バッファで構成される接続負荷の切断・接続を行う。 - 特許庁

Furthermore, output enable signals sdata_en are output from the I2S interfaces 16 to 18 to an output buffer, respectively, and consequently, the output buffer outputs data signals sdata_out, when the I2S data signals sdata_out are output from the I2S interfaces 16 to 18, respectively.例文帳に追加

また、Ｉ２Ｓインタフェース１６〜１８からは、出力イネーブル信号ｓｄａｔａ＿ｅｎが出力バッファにそれぞれ出力されており、これにより、出力バッファは、Ｉ２Ｓインタフェース１６〜１８からＩ２Ｓデータ信号ｓｄａｔａ＿ｏｕｔが出力された際にこれらの信号をそれぞれ出力する。 - 特許庁

In a test result output mode, a test result SOUT1 latched by the FFs 10, 11 is output to the data input and output node 15 via a tristate buffer 19, and a test result SOUT2 latched by the FFs 13, 14 is output to the data input and output node 16 via a tristate buffer 20.例文帳に追加

テスト結果出力モード時は、ＦＦ１０、１１がラッチしたテスト結果ＳＯＵＴ１をトライステートバッファ１９を介してデータ入出力ノード１５に出力すると共に、ＦＦ１３、１４がラッチしたテスト結果ＳＯＵＴ２をトライステートバッファ２０を介してデータ入出力ノード１６に出力する。 - 特許庁

A clock is corrected in response to data amounts of the sound buffer 2 and a dummy data buffer 8, and the regenerating part 4 regenerates the sound data output from the buffer 2 based on the clock.例文帳に追加

また、音声バッファ２やダミーデータバッファ８のデータ量に応じてクロックを補正し、音声再生部４はこのクロックに基づいて音声バッファ２から出力される音声データを再生する。 - 特許庁

Each buffer of the buffer circuit 105 is such that a GND level is always imparted to an enable terminal so that the output level of each buffer is determined to be a signal level from a game control main board 31.例文帳に追加

バッファ回路１０５における各バッファは、常にイネーブル端子にＧＮＤレベルが与えられ、各バッファの出力レベルは、遊技制御メイン基板３１からの信号レベルに確定している。 - 特許庁

To provide a bidirectional buffer circuit which reduces a layout size thereof and power consumption by sharing a capacitive element between an output buffer and an input buffer.例文帳に追加

出力バッファと入力バッファとで容量素子を共用することによって、そのレイアウトサイズおよび消費電力を削減することができる双方向バッファ回路を提供する。 - 特許庁

To provide a data buffer management system where the management control is easy and effective use of a buffer is realized in an input and output controller for controlling data transfer between a main storage device and plural input and output channels through a data buffer.例文帳に追加

主記憶装置と複数の入出力チャネルとの間のデータ転送をデータバッファを介して制御する入出力制御装置において、管理制御が簡単でかつ有効利用を可能としたデータバッファ管理方式を得る。 - 特許庁

A driver circuit 200 transmits a signal SGO generated by a signal level generation circuit 100 to a measurement object circuit DUT 140 through a circuit 150 (pre-buffer circuit) which drives an output buffer circuit 110 by driving a transmission line 120 with the output buffer circuit 110.例文帳に追加

ドライバ回路200は信号レベル発生回路100により発生した信号SGOを出力バッファ回路110を駆動する回路150(プリバッファ回路)を介し、出力バッファ回路110により伝送線路120を駆動することで測定対象回路DUT140に伝える。 - 特許庁

When a signal of logic level 1 reaches an external terminal 91 with a delay time, since a threshold of an input buffer circuit 22 is lower than that of an input buffer circuit 3, the input buffer circuit 22 provides an output of logic level 1 earlier to fix the output buffer circuit 1 to be a state of logic level 1.例文帳に追加

論理”１“の信号がディレータイムを有して外部端子９１に到達すると、入力バッファ回路２２は入力バッファ回路３よりもしきい値が低く設定されているため先に論理”１“を出力し、出力バッファ回路１を論理”１“の状態に固定する。 - 特許庁

In the case of an excessive jitter which causes the overflow of the data storage quantity in the main buffer means, output of a write clock to the main buffer means and output of a read clock to the auxiliary buffer means are halted to absorb the jitter by the auxiliary buffer means.例文帳に追加

そして、主バッファ手段のデータ蓄積量がオーバーフローするような過大なゆらぎに対しては、主バッファ手段への書き込みクロックの出力停止と、補助バッファ手段への読み出しクロックの出力停止により、補助バッファ手段でゆらぎの吸収を行うようにする。 - 特許庁

A dummy unit output buffer and a dummy unit input buffer of a dummy delay circuit DDL included in a DLL circuit DLL are not imitated by a simple type delay circuit, they have circuit constitution which is substantially same as a regular data output buffer and a clock buffer CB and can trim a delay time.例文帳に追加

ＤＬＬ回路ＤＬＬに含まれるダミー遅延回路ＤＤＬのダミー単位出力バッファ及びダミー単位入力バッファを、簡略型の遅延回路で模擬せず、正規のデータ出力バッファ及びクロックバッファＣＢと実質同一の回路構成とし、その遅延時間をトリミングできる構成とする。 - 特許庁

To provide an output buffer circuit capable of high-speed operation where an output impedance of the output buffer circuit having a pre-emphasis function is constant without depending on an adjustable amount of pre-emphasis and a number of pre-emphasis taps and operation timing, and matches with a characteristic impedance of a transmission line, and does not cause re-reflection at an output terminal of the output buffer.例文帳に追加

プリエンファシス機能を有する出力バッファ回路の出力インピーダンスを、調整可能なプリエンファシス量とプリエンファシスタップ数、及び動作タイミングに依らず一定で、伝送線路の特性インピーダンスと整合して出力バッファの出力端子で再反射することなく、高速動作可能な出力バッファ回路を提供する。 - 特許庁

This semiconductor integrated circuit includes a signal output end, an output buffer whose output is connected to the signal output end, a pattern generator coupled to an input of the output buffer, a fuse whose one end is connected to the signal output end, and a pattern detector coupled to the other end of the fuse.例文帳に追加

半導体集積回路は、信号出力端と、信号出力端に出力が接続される出力バッファと、出力バッファの入力に結合されるパターン発生器と、信号出力端に一端が接続されるフューズと、フューズの他端に結合されるパターン検出器を含むことを特徴とする。 - 特許庁

A buffer amplifier 19 amplifies the output of the delay circuit 30, adds the amplified output to an output terminal 20, and feeds the output back to an input side of the integrating circuit 16 via the resistor 13.例文帳に追加

バッファ増幅器１９は遅延回路３０の出力を増幅し、出力端子２０へ加えると共に抵抗１３を介して積分回路１６の入力側へ帰還する。 - 特許庁

The output buffer circuit is provided with at least two output buffers and at least two damping resistors each of which is connected to an output of each of the output buffers.例文帳に追加

本発明の出力バッファ回路は、少なくとも２つの出力バッファと、各々の出力バッファの出力に１つずつ接続された少なくとも２つのダンピング抵抗とを備えている。 - 特許庁

Then, the output circuit 113b of the second output port 113 successively outputs the external information for the chip stored in the output buffer 113a of the second output port 113.例文帳に追加

そして、第２の出力ポート１１３の出力回路１１３ｂが、第２の出力ポート１１３の出力バッファ１１３ａに記憶されたチップ用外部情報を順次出力する。 - 特許庁

In each of output buffer circuit (OKT0-OKTn) arranged corresponding to each output pad (OPD0-OPDn), a first output buffer (8) having small driving capability by current for normal operation mode, and a second output buffer (10) having large driving capability by current for test operation mode, are arranged in parallel.例文帳に追加

出力パッド（ＯＰＤ０−ＯＰＤｎ）それぞれに対応して配置される出力バッファ回路（ＯＫＴ０−ＯＫＴｎ）各々において、通常動作モード用の電流駆動能力の小さな第１の出力バッファ（８）と、テスト動作モード時用の電流駆動能力の大きな第２の出力バッファ（１０）を並列に配置する。 - 特許庁

To provide a semiconductor device capable of achieving an output buffer circuit enabling to suppress a reduction of a output current due to a parasitic resistance of an output signal line, and in a programmable impedance output buffer system, capable of reducing errors of impedance matching of the buffer circuit due to the resistance.例文帳に追加

出力信号線の寄生抵抗に起因した出力電流の減少を抑制することが可能な出力バッファ回路を実現し、プログラマブル・インピーダンス出力バッファ方式においては寄生抵抗による出力バッファ回路のインピーダンス合わせ込み誤差を小さくすることができる半導体装置を提供する。 - 特許庁

A data output section 106 reads the PCM data with a prescribed length stored in the buffer 104 and outputs the data to a digital / analog conversion section as an output from the buffer 104.例文帳に追加

データ出力部１０６は、バッファ１０４によって蓄積されている所定の長さのＰＣＭデータを読み出して、バッファ１０４からの出力としてＤ／Ａ変換部へ出力する。 - 特許庁

Or connecting the input terminal 1 to the noninverting input of the buffer amplifier B and providing an output of the buffer amplifier B to the inverting input configure another output capacitance increase circuit.例文帳に追加

或いは、入力端子１をオペアンプＯＰの非反転入力に接続し、バッファアンプＢの出力を反転入力に入力して、別の出力容量拡大回路にできる。 - 特許庁

Delay of the output buffer 151 not being affected by VDE and VSS variation is determined by a differential amplifier 154 as a signal SAMP3 for output buffer delay variation detection.例文帳に追加

差動アンプ１５４で、ＶＤＥ・ＶＳＳ変動の影響を受けていない状態での出力バッファ１５１の遅延を出力バッファ遅延変動検出用信号ＳＡＭＰ３として求める。 - 特許庁

A voice output buffer reading part 17 reads the voice data from the voice output buffer 15, and transmits the voice data to a client 20 via a network through a communication part 18.例文帳に追加

音声出力バッファ読み取り部１７は音声出力バッファ１５から音声データを読み出し、通信部１８を介してネットワーク経由で音声データをクライアント２０に送信する。 - 特許庁

A control section 108 writes picture data into a frame buffer of an output section 103, and the output section 103 outputs the picture data stored in the frame buffer to an LCD 124 and displayed.例文帳に追加

制御部１０８は画像データを出力部１０３のフレームバッファに書き込んで、出力部１０３はフレームバッファに記憶された画像データをＬＣＤ１２４に出力して表示させる。 - 特許庁

When the remaining capacity in the output buffer 160 has a predetermined empty capacity value, the processor 130 is switched into high speed to increase the storage of processed image data within the output buffer 160.例文帳に追加

出力バッファ１６０内が既定の空き容量値に達したら、プロセッサ１３０を高速度に切り替えて、出力バッファ１６０内の画像処理データの累積を増加する。 - 特許庁

In the buffer circuit 300, the output of the tristate buffer corresponding to the line more on the MSB side than the line to which the input line is connected among the output lines is set to high impedance.例文帳に追加

バッファ回路３００は、出力ラインのうちの入力ラインが接続されたラインよりもＭＳＢ側のラインに対応するトライステートバッファの出力がハイインピーダンスに設定される。 - 特許庁

The detector measures a parameter from the output when the buffer is in a high impedance output state to generate a buffer control signal based on the measured parameter.例文帳に追加

パラメータ検出器は、バッファが高インピーダンス出力状態にある時に、バッファ出力においてパラメータを測定し、その測定したパラメータに基づいてバッファ制御信号を生成する。 - 特許庁

The output circuit OC includes an output buffer OB, an input buffer IB, a delay circuit DL constituting an impedance adjusting circuit, a counter CTRH and a CTRL transmission line L or the like.例文帳に追加

出力回路ＯＣは出力バッファＯＢ、入力バッファＩＢ、インピーダンス調整回路を構成する遅延回路ＤＬ、カウンターＣＴＲＨ、ＣＴＲＬ伝送線Ｌ等を含む。 - 特許庁

The CPU notifies a GPU of address information of an input buffer and an output buffer of each effect sequentially executed by the GPU based on the connection information of the input and output buffers.例文帳に追加

ＣＰＵは、入出力バッファの接続情報をもとに、ＧＰＵにて順次実行されるエフェクト毎の入力バッファおよび出力バッファのアドレス情報をＧＰＵに通知する。 - 特許庁

A switching function section 330 gives the data to an output buffer read write control section 330 of a corresponding output channel.例文帳に追加

スイッチング機能部３３０は、該データをそのまま該当する出力回線の出力バッファ読み書き制御部３３０側へ渡す。 - 特許庁

The output buffer circuit of this invention is provided with a driver at an output stage and a pre-driver having first and second pre-drivers.例文帳に追加

本発明の出力バッファ回路は、出力段のドライバと、第１および第２のプリドライバを有するプリドライバとを備えている。 - 特許庁