「p-type semiconductor」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The p-type diffusion layer and the solar cell having the p-type diffusion layer are manufactured by applying the composition for forming the p-type diffusion layer onto a semiconductor substrate and subjecting the applied substrate to heat diffusion treatment.例文帳に追加

このｎ型拡散層形成組成物を半導体基板上に塗布し熱拡散処理を施すことで、ｐ型拡散層、及びｐ型拡散層を有する太陽電池セルが製造される。 - 特許庁

On the periphery of a first P type heavily doped layer 2 constituting the light receiving surface of a semiconductor substrate, a second P type heavily doped layer 6 is formed separately from the first P type heavily doped layer 2.例文帳に追加

半導体基板の表面の受光面を構成する第1のＰ型高濃度層２の周辺に第1のＰ型高濃度層２と離れて第２のＰ型高濃度層６を形成する。 - 特許庁

To provide a semiconductor device having a p-type MIS transistor, which suppresses an increase of resistance of a p-type extension diffusion layer even when the p-type extension diffusion layer is joined shallowly.例文帳に追加

ｐ型ＭＩＳトランジスタを有する半導体装置において、ｐ型のエクステンション拡散層の浅接合化を進めた場合でも、ｐ型のエクステンション拡散層が高抵抗化されることを抑制する。 - 特許庁

Furthermore, the semiconductor layer 30 is provided with first and second Si body areas 22 and 23 including high-density p-type impurity, an SiGe layer 24 including low-density p-type impurity, and an Si channel layer 25 including the low-density p-type impurity.例文帳に追加

また、高濃度のｐ型不純物を含む第１，第２Ｓｉボディ領域２２，２３と、低濃度のｐ型不純物を含むＳｉＧｅ層２４と、低濃度のｐ型不純物を含むＳｉチャネル層２５とが設けられている。 - 特許庁

A p-side contact layer 21, a p-type clad layer 22, an active layer 30, n-type clad layer 41, and n-side contact layer 42 are stacked in this order on a side of one surface of a substrate 10 comprising p-type semiconductor.例文帳に追加

ｐ型半導体よりなる基板１０の一面側に、ｐ側コンタクト層２１、ｐ型クラッド層２２、活性層３０、ｎ型クラッド層４１およびｎ側コンタクト層４２が順に積層されている。 - 特許庁

And, in the read circuit, the semiconductor circuit memory device has the P-type transistor connected to the bit line, and a P-type transistor connected in series between the P-type transistor and a power supply source and connected to a read column selection signal.例文帳に追加

そして、ビットラインに接続されたＰ型トランジスタと、電源ソースとの間に直列に接続されるとともに、リードカラムセレクション信号に接続されたＰ型トランジスタをリード回路内に有する。 - 特許庁

The noises generated at a noise generating source 201 pass sequentially through a grounding metallic electrode 202, a contact hole 208, a p-type diffusion region 209, and a parasitic resistor 210 on a p-type semiconductor substrate and reach a p-type diffusion region 206.例文帳に追加

ノイズ発生源２０１で発生したノイズは接地用メタル電極２０２、コンタクトホール２０８、Ｐ型拡散層領域２０９、Ｐ型半導体基板の寄生抵抗２１０を順に通過しＰ型拡散領域２０６に到達する。 - 特許庁

The junction diode 11 comprises an n-type gallium nitride-based semiconductor layer 13, and a p-type gallium nitride-based semiconductor layer 15.例文帳に追加

接合ダイオード１１は、ｎ型窒化ガリウム系半導体層１３と、ｐ型窒化ガリウム系半導体層１５とを備える。 - 特許庁

Then, in the through-holes, an N type semiconductor and a P type semiconductor constituting a Peltier element are formed respectively.例文帳に追加

そして、前記貫通孔には、ペルチェ素子を構成するＮ型半導体及びＰ型半導体が各々形成されていることを特徴とする。 - 特許庁

The ultraviolet sensor 1 includes a laminate 4 containing a ZnO layer 2 as an n-type semiconductor and a (Ni, Zn)O layer 3 as a p-type semiconductor.例文帳に追加

紫外線センサ１は、ｎ型半導体としてのＺｎＯ層２とｐ型半導体としての（Ｎｉ，Ｚｎ）Ｏ層３とを含む、積層体４を備える。 - 特許庁

The functional portion includes a plurality of active layers laminated in a direction toward the p-type semiconductor layer from the n-type semiconductor layer.例文帳に追加

機能部は、ｎ形半導体層からｐ形半導体層に向かう方向に積層された複数の活性層を含む。 - 特許庁

The common terminal 6 is connected by wirings with the emitter electrode of the p-type semiconductor element 4 and the collector electrode of the n-type semiconductor element 5.例文帳に追加

共通端子６は、ｐ型半導体素子４のエミッタ電極及びｎ型半導体素子５のコレクタ電極と配線により接続される。 - 特許庁

The first metal oxide layer 111 serves as a p-type semiconductor layer and the second metal oxide layer 114 serves as a n-type semiconductor layer.例文帳に追加

第１の金属酸化物層１１１はｐ型の半導体層として、第２の金属酸化物層１１４はｎ型の半導体層として働く。 - 特許庁

Carrier extracting electrodes 11b and 11c are electrically connected to the p-type semiconductor layer 10b and the n-type semiconductor layer 10c.例文帳に追加

ｐ形半導体層１０ｂおよびｎ形半導体層１０ｃそれぞれにキャリア引抜用電極１１ｂ，１１ｃが電気的に接続されている。 - 特許庁

For a scanning electrode driving IC of a p type semiconductor substrate, a fluctuating power supply level shifter IC is manufactured with an n type semiconductor substrate.例文帳に追加

ｐ型半導体基板の走査電極駆動ＩＣに対して、ｎ型半導体基板で揺動電源レベルシフタＩＣを作製する。 - 特許庁

The n-type semiconductor region is provided in the surface of the p-type semiconductor layer between the drain region and the insulator.例文帳に追加

前記ｎ形半導体領域は、前記ドレイン領域と前記絶縁体との間の前記ｐ形半導体層の表面に設けられる。 - 特許庁

To provide a semiconductor device having an electrode that is appropriately connected to both of p-type and n-type group III-V nitride semiconductor layers.例文帳に追加

Ｐ型およびＮ型III−Ｖ族窒化物半導体層の両方に対して良好に接続される電極を有する半導体装置を提供する。 - 特許庁

An anode electrode is connected to a p^+ type semiconductor region 6, and a cathode electrode is connected to an n^+ type semiconductor region 3.例文帳に追加

Ｐ^＋形半導体領域６にアノード電極を接続し、Ｎ^＋形半導体領域３にカソード電極を接続する。 - 特許庁

On the p-type organic semiconductor thin film 2, a metal electrode 1 is formed and on the n-type inorganic semiconductor thin film 4, a transparent electrode 5 is formed.例文帳に追加

ｐ型有機半導体薄膜２上には金属電極１、ｎ型無機半導体薄膜４上には透明電極５がそれぞれ形成されている。 - 特許庁

A P+ semiconductor layer 4 is formed by diffusing high concentration N type impurities from the other surface side of the N- type semiconductor substrate.例文帳に追加

上記Ｎ−型半導体基板の他方の表面から高濃度のＰ型不純物を拡散して，Ｐ＋型半導体層を形成する。 - 特許庁

A p++ type semiconductor layer 3 and an n-type semiconductor layer 1 are laminated, and an insulating region 2 is selectively disposed on their boundary.例文帳に追加

ｐ＋＋型半導体層３とｎ−型半導体層１を積層し、その境界に絶縁領域２を選択的に配置する。 - 特許庁

A trench type gate insulating film 12 is formed in a P type semiconductor region 11 on a semiconductor substrate.例文帳に追加

半導体基板上におけるＰ型の半導体領域１１に溝形のゲート絶縁膜１２が形成されている。 - 特許庁

An In composition ratio of the first n-side intermediate layer decreases along a first direction toward the p-type semiconductor layer from the n-type semiconductor layer.例文帳に追加

第１ｎ側中間層のＩｎ組成比は、ｎ形半導体層からｐ形半導体層に向かう第１方向に沿って低下する。 - 特許庁

The solar cell 100 includes a recoupling layer R inserted between a p-type amorphous semiconductor layer 11p and an n-type amorphous semiconductor layer 12n.例文帳に追加

太陽電池１００は、ｐ型非晶質半導体層１１ｐとｎ型非晶質半導体層１２ｎとの間に挿入された再結合層Ｒを備える。 - 特許庁

To provide a semiconductor hetero-junction film wherein a p-type and an n-type organic semiconductor materials are uniformly mixed and having a high energy conversion efficiency.例文帳に追加

ｐ型およびｎ型の有機半導体物質が均一に混合された、エネルギー変換効率の高い半導体ヘテロ接合膜を提供する。 - 特許庁

In a CMOS imaging sensor 1, an N-type semiconductor layer 12 is formed on a P-type semiconductor substrate 11.例文帳に追加

ＣＭＯＳイメージセンサ１において、Ｐ型の半導体基板１１上にＮ型の半導体層１２を形成する。 - 特許庁

The p^+-type impurity semiconductor region 11 is formed on the top surface S1 of the n-type semiconductor substrate 10.例文帳に追加

Ｎ型半導体基板１０の上面Ｓ１側における表層には、Ｐ^+型不純物半導体領域１１が形成されている。 - 特許庁

The emitting element has at least a GaN layer of the n-type nitride semiconductor layer or the p-type nitride semiconductor layer.例文帳に追加

また、本発明の発光素子は、前記ｎ型窒化物半導体層またはｐ型窒化物半導体層の少なくともは少なくともＧａＮ層を有する。 - 特許庁

An n-type nitride semiconductor layer 2 and a p-type nitride semiconductor layer 4 are formed while sandwiching the active layer 3 in a double hetero structure.例文帳に追加

活性層３を挟むようにしてｎ型窒化物半導体層２とｐ型窒化物半導体層４が形成されており、ダブルへテロ構造を有する。 - 特許庁

This nitride semiconductor element includes: a nitride semiconductor lamination structure portion 2 including an n- type layer 3, and a p-type layer 4.例文帳に追加

窒化物半導体素子は、ｎ^-型層３およびｐ型層４を有する窒化物半導体積層構造部２を備えている。 - 特許庁

The junction region 19 comprises an n-type III-V compound semiconductor layer 25 and a p-type III-V compound semiconductor layer 27.例文帳に追加

接合領域１９は、ｎ型III−Ｖ化合物半導体層２５およびｐ型III−Ｖ化合物半導体層２７からなる。 - 特許庁

A tunnel junction TJ is formed with the p-type III-V group compound semiconductor layer 18 and the n-type III-V group compound semiconductor 20.例文帳に追加

ｐ型III−Ｖ族化合物半導体層１８とｎ型III−Ｖ族化合物半導体層２０とによってトンネル接合ＴＪが形成されている。 - 特許庁

One of the electrodes is made of a p-type doped semiconductor material, and the other electrode is made of an n-type doped semiconductor material.例文帳に追加

一方の電極を、ｐ型ドープ半導体材料で作成し、他方の電極をｎ型ドープ半導体材料で作成する。 - 特許庁

The collector layer 11 is an N-type semiconductor region and the first base layer 12 is a P-type semiconductor region.例文帳に追加

コレクタ層１１は、Ｎ型半導体領域であり、第１のベース層１２は、Ｐ型半導体領域である。 - 特許庁

The light-emitting part is provided between the n-type semiconductor layer and the p-type semiconductor layer and includes a first light-emitting layer.例文帳に追加

発光部は、ｎ形半導体層とｐ形半導体層との間に設けられ、第１発光層を含む。 - 特許庁

A semiconductor layer 2 has an N-type drift region 5 and a P-type body region 6 formed in order from a base side of the semiconductor layer 2.例文帳に追加

半導体層２に、Ｎ型のドリフト領域５およびＰ型のボディ領域６が半導体層２の基層部側からこの順に形成されている。 - 特許庁

The emitter layer 13 is N-type semiconductor region, and the second base layer 14 is a P-type semiconductor region.例文帳に追加

エミッタ層１３は、Ｎ型半導体領域であり、第２のベース層１４は、Ｐ型半導体領域である。 - 特許庁

On the n-type semiconductor layer 12 for the protection element, an active layer and a p-type semiconductor layer 13 are layered.例文帳に追加

保護素子用のｎ型半導体層１２には、活性層及びｐ型半導体層１３を積層してある。 - 特許庁

The optical carrier recombination region is formed in a doping dipole structure having an n-type semiconductor layer and a p-type semiconductor layer adjacent to each other.例文帳に追加

光キャリア再結合領域は、ｎ型半導体層とｐ型半導体層とが隣接して成るドーピングダイポール構造で構成される。 - 特許庁

N-type semiconductor layers 3 and 13 are interposed between the plugs 9 and 19 and a p-type semiconductor layer 2.例文帳に追加

プラグ９，１９とｐ型の半導体層２との間には、ｎ型の半導体層３，１３が介在する。 - 特許庁

To provide a p-type semiconductor nanowire device and an n-type semiconductor nanowire device for achieving a high on current and a low off current.例文帳に追加

高いオン電流、低いオフ電流を与えるｐ型半導体ナノワイヤ・デバイス、ｎ型半導体ナノワイヤ・デバイスを提供する。 - 特許庁

A p-type semiconductor region 11 is formed on one side of pn junction, and an n-type semiconductor region 12 is formed on the other side.例文帳に追加

ｐｎ接合の一方の側にはｐ型半導体領域１１が形成されており、他方の側にはｎ型半導体領域１２が形成されている。 - 特許庁

An N^- type semiconductor layer 10 and a P^- type semiconductor layer 20 on which a silicide layer 20s is formed on a surface thereof are formed on an insulator 9.例文帳に追加

Ｎ^−型半導体層１０と、シリサイド層２０ｓがその表面に形成されたＰ^−型半導体層２０とが、絶縁体９上に形成される。 - 特許庁

A semiconductor device 100 has a structure, in which a p-type semiconductor substrate 1 and an n-type bulk layer 2 are pasted together.例文帳に追加

半導体装置１００は，Ｐ型半導体基板１とＮ型バルク層２とが貼り合わされた構造を有している。 - 特許庁

A guard ring area 17 of a p-type group III nitride semiconductor is provided on the second area 13c of the n-type barium nitride semiconductor layer 13.例文帳に追加

ｐ型III族窒化物半導体のガードリング領域１７はｎ型窒化ガリウム系半導体層１３の第２のエリア１３ｃ上に設けられる。 - 特許庁