「p-type semiconductor」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A wafer is etched to form a trench of the p-type layer and expose the p-type layer so that hydrogen can be diffused outside the p-type layer of a semiconductor of a buried-type III group nitride compound.例文帳に追加

水素を埋込み型のIII族窒化物化合物半導体のｐ型層から外方拡散できるようにするために、ウェハはｐ型層のトレンチを形成してｐ型層を露出させるべくエッチングされる。 - 特許庁

The solid-state imaging element includes a P-type silicon substrate 31, an N-type semiconductor layer 32 on the P-type silicon substrate 31, a plurality of photoelectric conversion parts 3, and a P-type barrier region 35.例文帳に追加

固体撮像素子は、Ｐ型シリコン基板３１と、Ｐ型シリコン基板３１上のＮ型半導体層３２と、複数の光電変換部３と、Ｐ型のバリア領域３５とを備える。 - 特許庁

This semiconductor ultraviolet sensor comprises: a P-type silicon substrate 1; a P-type impurity layer 2; an N-type impurity layer 3; a P-type impurity layer 4; and a metal wiring layer 5.例文帳に追加

半導体紫外線センサは、Ｐ型シリコン基板１と、Ｐ型不純物層２と、Ｎ型不純物層３と、Ｐ型不純物層４と、金属配線層５とを備えている。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

To reduce the series resistance of a differential voltage controlled variable capacitor, a p-type electrode embedded on an n-type semiconductor 25 is divided into a first p-type electrode 3 and a second p-type electrode 9 and they are made compact.例文帳に追加

差動型電圧制御可変容量の直列抵抗を低減するため、Ｎ形半導体２５上に埋め込まれたＰ型電極を、第１Ｐ型電極３と第２Ｐ型電極９として複数個に分割して形成し、かつ小型化する。 - 特許庁

A P-conductivity-type region 2a is formed on the surface side of an N-conductivity-type semiconductor substrate 1 while a front-surface-side P-conductivity-type region 4a is formed selectively in a surface-layer part of the P-conductivity-type region 2a.例文帳に追加

Ｎ導電型半導体基板１のおもて面側にはＰ導電型領域２ａが設けられており、Ｐ導電型領域２ａの表層部には、選択的におもて面側Ｐ導電型領域４ａが設けられている。 - 特許庁

In an n-type well of a p-type semiconductor substrate 1, a p-type diffusion layer 15 functioning as a storage node is so formed as to be connected to a p-type source region 8b.例文帳に追加

Ｐ型半導体基板１のＮ型ウェルにＰ型ソース領域８ｂに接続するようにストレージノードとして機能するＰ型拡散層１５が形成されている。 - 特許庁

The n-type semiconductor layer 11 includes an n-type GaN clad layer 14 and an n-type InGaN guide layer 15, and the p-type semiconductor layer 12 includes a p-type AlGaN electron block layer 16 and a p-type GaN guide contact layer 17.例文帳に追加

ｎ型半導体層１１はｎ型ＧａＮクラッド層１４およびｎ型ＩｎＧａＮガイド層１５を含み、ｐ型半導体層１２はｐ型ＡｌＧａＮ電子ブロック層１６およびｐ型ＧａＮガイド・コンタクト層１７を含む。 - 特許庁

A semiconductor light emitting device has a substrate 110, an n-type semiconductor layer located above the substrate 110, a semiconductor light emitting layer located above the n-type semiconductor layer, and a p-type semiconductor layer located above the semiconductor light emitting layer.例文帳に追加

基板１１０と、基板１１０の上方に位置しているｎ型半導体層と、ｎ型半導体層の上方に位置している半導体発光層と、半導体発光層の上方に位置しているｐ型半導体層とを備えている。 - 特許庁

The protection diode includes: a p-type semiconductor region; an n-type semiconductor region; and the pn-junction interface on which the p-type semiconductor region and the n-type semiconductor region abut each other, wherein recesses and protrusions of the p-type semiconductor region and the n-type semiconductor region are alternatively arranged along the extending direction of the pn-junction interface.例文帳に追加

保護ダイオードは、ｐ型半導体領域と、ｎ型半導体領域と、ｐ型半導体領域およびｎ型半導体領域が当接するｐｎ接合面とを有し、ｐ型半導体領域およびｎ型半導体領域はそれぞれ、ｐｎ接合面の延在方向に沿って凹部と凸部が交互に配置される。 - 特許庁

A method for measuring impurity distribution of a semiconductor device provided with a p-type semiconductor region and an n-type semiconductor region includes an observation step of acquiring an SEM image of an observation face including the p-type semiconductor region and the n-type semiconduction region while applying a reverse bias voltage to the p-type semiconductor region and the n-type semiconductor region.例文帳に追加

この不純物分布測定方法は、ｐ型半導体領域及びｎ型半導体領域を備える半導体装置の不純物分布を測定する方法であって、ｐ型半導体領域及びｎ型半導体領域に逆バイアス電圧を印加しつつ、ｐ型半導体領域及びｎ型半導体領域を含む観察面のＳＥＭ像を取得する観察工程を含む。 - 特許庁

By forming a plurality of p-type semiconductor regions 13 on the main surface side of an n-type semiconductor substrate 10 separately or so as to be partially overlapped, and forming an n-type semiconductor region 17 shallow over the adjacent p-type semiconductor regions 13, the mutually opposing shallow regions of the adjacent p-type semiconductor regions 13 are compensated by an overlap with the n-type semiconductor region 17.例文帳に追加

ｎ型の半導体基板１０の主面側に複数のｐ半導体領域１３を離してまたは一部が重なるように形成し、隣り合うｐ半導体領域１３にまたがってｎ半導体領域１７を浅く形成することによって、隣り合うｐ半導体領域１３の相対峙する浅い領域をｎ半導体領域１７との重なりによって補償する。 - 特許庁

A thermal/electrical conversion module 1 according comprises an n-type semiconductor region 2 containing bismuth and tellurium, a p-type semiconductor region 3 containing bismuth and tellurium, porous ceramics 4 for bundling the n-type semiconductor region 2 and the p-type semiconductor region 3, and electrodes 5A, 5B for connecting the n-type semiconductor region 2 and the p-type semiconductor region 3.例文帳に追加

本発明の熱電変換モジュール１によれば、ビスマス及びテルルを含むＮ型半導体領域２と、ビスマス及びテルルを含むＰ型半導体領域３と、Ｎ型半導体領域２と、Ｐ型半導体領域３とを結束する多孔質セラミックス４と、Ｎ型半導体領域２とＰ型半導体領域３とを接続する電極５Ａ、５Ｂとを備えて構成する。 - 特許庁

In the protective diode, the p-type semiconductor layers 3 are formed on an n-type semiconductor layer 2 formed on the substrate 1, and electrodes 8 are formed on the p-type semiconductor layers 3.例文帳に追加

保護ダイオードは、基板１上に形成されたｎ型半導体層２上にｐ型半導体層３が形成されており、そのｐ型半導体層３上に電極８が形成されている。 - 特許庁

This solar cell 100 includes: a p-type semiconductor layer 7 formed of nickel oxide doped with Li, and formed by a sputtering method; and an n-type oxide semiconductor layer 3 joined to the p-type semiconductor layer 7.例文帳に追加

Ｌｉによってドープされた酸化ニッケルから構成され、スパッタ法により形成されたｐ型半導体層７と、該ｐ型半導体層７と接合したｎ型酸化物半導体層３と、を備える太陽電池１００。 - 特許庁

The n-type semiconductor layer group comprising a second group III nitride including at least Ga is formed on the p-type semiconductor layer group after the activated processing of the p-type semiconductor layer group.例文帳に追加

次いで、前記ｐ型半導体層群を活性化処理した後、前記ｐ型半導体層群上において、少なくともＧａを含む第２のＩＩＩ族窒化物からなるｎ型半導体層群を形成する。 - 特許庁

In an n-type first semiconductor region nw1 formed on a main surface of a p-type semiconductor substrate 1, a plurality of p-type second semiconductor regions pw1 are arranged in an array form.例文帳に追加

ｐ型の半導体基板１の主面に形成されたｎ型の第１半導体領域ｎｗ１内にはｐ型の複数の第２半導体領域ｐｗ１がアレイ配置されている。 - 特許庁

A first p-type semiconductor coating liquid is discharged from a discharge port 12 of the coating device 1 to form a first p-type semiconductor layer 24 on the n-type semiconductor layer 23.例文帳に追加

次に、ｎ型半導体層２３上に、塗布装置１の吐出口１２から第１のｐ型半導体塗布液を吐出して、第１のｐ型半導体層２４を形成する。 - 特許庁

At least an active layer 106, a p-type first semiconductor layer 109, and p-type second semiconductor layers 110, 111 are provided sequentially on an n-type semiconductor substrate 101.例文帳に追加

ｎ型の半導体基板１０１上に順に活性層１０６、ｐ型の第一半導体層１０９およびｐ型の第二半導体層１１０，１１１を少なくとも備える。 - 特許庁

The semiconductor device 10 is provided with the p-type partial region 52 consisting of a nitride gallium-based semiconductor containing a p-type impurity, and the source region 54 consisting of a nitride gallium-based semiconductor containing an n-type impurity.例文帳に追加

半導体装置１０は、ｐ型の不純物を含む窒化ガリウム系半導体のｐ型部分領域５２とｎ型の不純物を含む窒化ガリウム系半導体のソース領域５４を備えている。 - 特許庁

Since the p-type semiconductor 27 is also grown from the second exposed portions of the n-type semiconductor 22, formation of V-shaped grooves are prevented on the surface of the p-type semiconductor 27.例文帳に追加

また、ｎ型半導体２２の第２の露出部からもｐ型半導体２７が成長するので、ｐ型半導体２７の表面にＶ字状の溝が形成されるのを防ぐ。 - 特許庁

An n-type semiconductor layer 20, an active layer 30 and a p-type semiconductor layer 40 are laminated successively, and a current constriction region 50 is formed to the p-type semiconductor layer 40.例文帳に追加

ｎ型半導体層２０，活性層３０およびｐ型半導体層４０が順に積層され、ｐ型半導体層４０に電流狭窄領域５０が設けられている。 - 特許庁

In the semiconductor device, a gate electrode 15 is formed on the p-type well 7 of a semiconductor substrate 1 through a gate insulating film 8 and an n^+-type semiconductor region 35 as a source/drain is formed on the p-type well 7.例文帳に追加

半導体基板１のｐ型ウエル７上にゲート絶縁膜８を介してゲート電極１５が形成され、ｐ型ウエル７にはソース・ドレインとしてのｎ^＋型半導体領域３５が形成されている。 - 特許庁

The second N-type semiconductor layer 44 is comprised of a protruding portion 47 closer to the first P-type semiconductor layer 43 in a thickness direction Z and a saved portion 46 closer to the second P-type semiconductor layer 45.例文帳に追加

第２のＮ型半導体層４４は、厚み方向Ｚにおいて第１のＰ型半導体層４３寄りの突出部４７と、第２のＰ型半導体層４５寄りの退避部４６とから成る。 - 特許庁

To provide a manufacturing method of a p-type nitride semiconductor for improving yield of the p-type nitride semiconductor, by preventing a voltage abnormality due to an abnormality in contact resistance between an electrode and the p-type nitride semiconductor, and to provide a nitride semiconductor device.例文帳に追加

電極とｐ型窒化物半導体との間のコンタクト抵抗異常による電圧異常を防止して、ｐ型窒化物半導体の歩留まりを向上させるためのｐ型窒化物半導体の製造方法および窒化物半導体装置を提供する。 - 特許庁

In a solar cell element 10 comprising a semiconductor substrate 1 having a p-type semiconductor layer, the p-type semiconductor layer has an Si-N bond internally and a passivation layer 7 is provided on the p-type semiconductor layer.例文帳に追加

ｐ型半導体層を有する半導体基体１を備えた太陽電池素子１０であって、前記ｐ型半導体層は内部にＳｉ−Ｎ結合を有しており、前記ｐ型半導体層の上にパッシベーション層７が設けられている太陽電池素子１０とする。 - 特許庁

The vicinity of the interface of a first and a second nitride semiconductor layers is constituted such that it may possess p-type conductivity comprising the first p-type nitride semiconductor layer obtained with crystal growth on the substrate, and p-type nitride semiconductor layer 2 consisting of another crystal growth on the first nitride semiconductor layer.例文帳に追加

基板上に結晶成長で得られる第１のｐ型窒化物半導体層と、第１の窒化物半導体層上に別の結晶成長からなるｐ型窒化物半導体層２とを有しており、第１と第２の窒化物半導体層の界面近傍がｐ型の導電性を有するようにする。 - 特許庁

A nitride semiconductor laser device has a structure where an N-type nitride semiconductor layer 2, an active layer 3, and a P-type nitride semiconductor layer 4 are successively laminated on a substrate 1, and a P- electrode 6 is formed on the P-type nitride semiconductor layer 4 through the intermediary of a current constriction insulating film 5 of SiO2.例文帳に追加

基板１上にｎ型窒化物半導体層２、活性層３、およびｐ型窒化物半導体層４が順に積層された構造を有し、このｐ型窒化物半導体層４上面にＳｉＯ_2よりなる電流狭窄用絶縁膜５を介して、ｐ電極６を形成する。 - 特許庁

In the nitride semiconductor light emitting element, a metal which is in ohmic contact with an n-type nitride semiconductor is used in a p-side electrode for injecting hole to a p-type nitride semiconductor layer, and a contact layer forming the p-side electrode is formed of an n-type nitride semiconductor.例文帳に追加

本発明の窒化物半導体発光素子は、ｐ型窒化物半導体層に正孔を注入するためのｐ側電極に、ｎ型窒化物半導体とオーミック接触する金属を用いるとともに、かかるｐ側電極を形成するコンタクト層をｎ型窒化物半導体で形成する。 - 特許庁

p-TYPE AlGaN SEMICONDUCTOR LAYER, AlGaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT, AlGaN-BASED SEMICONDUCTOR LIGHT RECEIVING ELEMENT, AND METHOD FOR FORMING p-TYPE AlGaN SEMICONDUCTOR LAYER例文帳に追加

ｐ型ＡｌＧａＮ半導体層、ＡｌＧａＮ系半導体発光素子、ＡｌＧａＮ系半導体受光素子、及びｐ型ＡｌＧａＮ半導体層の形成方法 - 特許庁

To provide a semiconductor light emitting element capable of attaining high output while preventing deterioration in crystallinity of a luminous layer and deterioration in crystallinity of a p-type semiconductor layer due to inclusion of impurities into the p-type semiconductor layer, and a method for manufacturing the semiconductor light emitting element.例文帳に追加

発光層の結晶性低下や、ｐ型半導体層への不純物の混入に起因するｐ型半導体層の結晶性低下を防ぎ、かつ、高い出力の得られる半導体発光素子およびその製造方法を提供する。 - 特許庁

The high resistance layer contacts the p-type semiconductor layer and covers the p-side electrode on the first main surface, includes a portion overlapping with the n-side electrode outside the p-side electrode in a planar view, and is formed of metal having a higher contact resistance to the p-type semiconductor layer than to the p-side electrode.例文帳に追加

高抵抗層は、第１主面上でｐ型半導体層に接しｐ側電極を覆い、平面視においてｐ側電極の外側でｎ側電極と重なる部分を有し、ｐ型半導体層との接触抵抗がｐ側電極よりも高く金属である。 - 特許庁

The charge storage region is provided so as to contact the interface between the substrate and the insulator film (21), and includes a first conductive type (P-type) region (17) formed of a first conductive type (P-type) semiconductor and second conductive type (N-type) regions (11 and 12) provided under the first conductive type (P-type) region.例文帳に追加

そして、電荷蓄積領域は、基板と絶縁膜（２１）との界面に接するように設けられ、第１導電型（Ｐ型）半導体で形成された第１導電型（Ｐ型）領域（１７）と、その下に設けられ第２導電型（Ｎ型）領域（１１、１２）とを含むものである。 - 特許庁

While heating a substrate, a III nitride based compound semiconductor doped with p-type impurities is irradiated with electrons under an acceleration voltage of 70 kV or less at the time of arrival thus forming a low resistance p-type layer.例文帳に追加

基板を加熱した状態で、p型不純物がドープされたIII族窒化物系化合物半導体層に対して到達時の加速電圧が70 kV以下の電子を照射して低抵抗p型化を行う。 - 特許庁

Related to a semiconductor laser of a rib type or a PBH type of InGaAsP/InP group, a p-InGaAsP layer sandwiched between p-InP layers is formed so as to function as a current constriction layer by adjusting a forbidden band width.例文帳に追加

InGaAsP/InP系のリブ型またはPBH型の半導体レーザにおいて、p-InP層に挟まれたp-InGaAsP層を、禁制帯幅の調整により電流狭窄層として機能するように形成する。 - 特許庁

The organic semiconductor device, provided with the n-type organic semiconductor layer pinched between the source electrode and the drain electrode, is equipped with the p-type organic semiconductor layer interposed at a middle point in the n-type organic semiconductor layer and the gate electrode embedded in the p-type organic semiconductor layer.例文帳に追加

ソース電極及びドレイン電極間に挟持されたｎ型有機半導体層を備えた有機半導体素子において、ｎ型有機半導体層の中間に介在されたｐ型有機半導体層と、ｐ型有機半導体層に包埋されたゲート電極と、を備える。 - 特許庁

The organic semiconductor device provided with a p-type organic semiconductor layer pinched between a source electrode and a drain electrode is equipped with an n-type organic semiconductor layer, interposed at a middle point in the p-type organic semiconductor layer and a gate electrode embedded in the n-type organic semiconductor layer.例文帳に追加

ソース電極及びドレイン電極間に挟持されたｐ型有機半導体層を備えた有機半導体素子において、ｐ型有機半導体層の中間に介在されたｎ型有機半導体層と、ｎ型有機半導体層に包埋されたゲート電極と、を備える。 - 特許庁

Thermoelecric conversion efficiency of the p-type semiconductor element Ph and the n-type semiconductor element Nh becoming one end of the cascade semiconductor element is different from that of the p-type semiconductor element Pc and the n-type semiconductor element Nc becoming the other end.例文帳に追加

カスケード半導体素子の一端となるＰ型半導体素子Ｐｈ及びＮ型半導体素子Ｎｈの熱電変換効率と、他端となるＰ型半導体素子Ｐｃ及びＮ型半導体素子Ｎｃの熱電変換効率とは異なっている。 - 特許庁

The semiconductor material is preferably a laminated composite body of an n-type semiconductor film 12 and a p-type semiconductor film 11, or a laminated composite body obtained by laminating the p-type semiconductor films 11 on front and back surfaces of the n-type semiconductor film 12, and the shape can be a granule, a film, a water-permeable porous material or the like.例文帳に追加

半導体材料は、ｎ形半導体膜とｐ形半導体膜とを積層した複合体、ｎ形半導体膜の表裏面にｐ型半導体膜を積層した複合体が好ましく、形状は粒状物、膜状物、透水性多孔質物等であってよい。 - 特許庁

To solve the following problem; it is difficult to manufacture a semiconductor light emitting element which emits light between a conduction band and a valence band when a p-type or n-type semiconductor is difficult to manufacture in a conventional semiconductor light emitting element which is constituted of junction between a p-type semiconductor and an n-type semiconductor.例文帳に追加

従来の半導体発光素子は、主に、ｐ型半導体とｎ型半導体の接合から構成されるが、ｐ型又はｎ型の半導体が作製困難な場合には伝導帯と価電子帯の間で発光する半導体発光素子を作製することが難しい。 - 特許庁

The semiconductor light emitting element has a laminate structure including n-type semiconductor layers 102 and 103, p-type semiconductor layers 110 and 111, and an active layer 105 interposed between those n-type semiconductor layers 102 and 103 and p-type semiconductor layers 110 and 111.例文帳に追加

半導体発光素子は、ｎ型半導体層１０２，１０３と、ｐ型半導体層１１０，１１１と、これらｎ型半導体層１０２，１０３とｐ型半導体層１１０，１１１との間に介在する活性層１０５とを含む積層構造を有する。 - 特許庁

The semiconductor material is preferably a laminated composite body of an n-type semiconductor film and a p-type semiconductor film, or a laminated composite body obtained by laminating the p-type semiconductor films on the surface and the back surface of the n-type semiconductor film, and its shape can be a granule, a film, a water-permeable porous material or the like.例文帳に追加

半導体材料は、ｎ形半導体膜とｐ形半導体膜とを積層した複合体、ｎ形半導体膜の表裏面にｐ型半導体膜を積層した複合体が好ましく、形状は粒状物、膜状物、透水性多孔質物等であってよい。 - 特許庁

The first P-type semiconductor region P1, the first N-type semiconductor region N1, the second P-type semiconductor region P2, and the second N-type semiconductor region N2 are disposed in order from the side of one main surface 2 of the semiconductor substrate 1 to the other main surface 3.例文帳に追加

半導体基体１の一方の主面２側から他方の主面３に向って第１のＰ型半導体領域Ｐ1、第１のＮ型半導体領域Ｎ1、第２のＰ型半導体領域Ｐ2、第２のＮ型半導体領域Ｎ２が順次に配置されている。 - 特許庁

An N type epitaxial layer 10 is formed on P type semiconductor substrates 8, 9 and a P type internal isolation region 1 is made through the N type epitaxial layer 10 in the center of the P type semiconductor substrate 8 until the bottom thereof reaches the P type semiconductor substrate 9 in order to separate the N type epitaxial layer 10 into inner and outer regions.例文帳に追加

Ｐ型半導体基板８，９上にＮ型エピタキシャル層１０を形成し、Ｎ型エピタキシャル層１０を貫通して底部がＰ型エピタキシャル装置９まで達する状態にＰ型半導体基板８の中央部付近にＰ型の内部分離領域１を設け、Ｎ型エピタキシャル層１０を内側領域と外側領域とに分離する。 - 特許庁

To prevent increase in the resistance in the neighborhood of a re-grown interface, when regrowing a p-type semiconductor layer that includes P and with a p-type semiconductor device as a base.例文帳に追加

Ｐを含むおよびｐ型の半導体装置を下地としてｐ型の半導体層を再成長する際に、再成長界面付近の抵抗値の増大を防止する。 - 特許庁