「parallel data controller」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

This disk array controller is characterized by connecting plural disk devices 5 via parallel interfaces, securing a data area 7 to record data in each disk device 5 and securing a work area 8 to temporarily store the data read from the data area 7 when the reconstruction processing is performed in each disk device 5.例文帳に追加

複数のディスク装置５を並列のインタフェースを介して接続し、各ディスク装置５にデータを記録するためのデータ領域７を確保するとともに、各ディスク装置５に、再構成処理を行なう際に前記データ領域７から読込んだデータを一時記録するための作業領域８を確保したことを特徴とする。 - 特許庁

This architecture is composed of 8 multiplication accumulation hardware units, which are connected in parallel and have their paths selected and depends upon a DMA controller 120 to retrieve and write back data from and to a DSP memory without having a DSP core 110 intervene.例文帳に追加

このアーキテクチャは、並列に接続されて経路選択され多重化された８個の乗算累算ハードウエア・ユニットからなり、ＤＭＡコントローラ１２０に依存し、ＤＳＰコア１１０が介入することなくＤＳＰメモリとの間でデータの検索および書戻しを行う。 - 特許庁

The measurement controller is equipped with an analog input circuit 13g which inputs analog data from a displacement sensor 24; a first counter 30 which counts based on pulses from an encoder 23; and a second counter 31 which is arranged in parallel with the first counter and composed of a ring counter counting the pulses.例文帳に追加

変位センサ２４からのアナログデータを取り込むためのアナログ入力回路１３ｇと、エンコーダ２３からのパルスに基づきカウントする第１カウンタ３０と、その第１カウンタと並列して前記パルスをカウントするリングカウンタからなる第２カウンタ３１とを備える。 - 特許庁

An arithmetic unit 1 receives consecutive image data corresponding to positions of a plurality of different imaging apparatuses so as to generate parallel projection images at prescribed angular directions and a center projection image while moving the position of the imaging apparatus in a designated direction with respect to the imaging position controller.例文帳に追加

演算装置１は、撮像位置制御装置に対して撮像装置の位置を指定された方向に移動させながら複数の異なる撮像装置の位置に対応した連続した画像データから、所定の角度方向の平行投影画像と中心投影画像を生成する。 - 特許庁

By this print controller, this method, and this program product, print stream data are received, analyzed to be divided into a local part and a global part, packaged for further raster image processing, and then, processed in parallel by means of a plurality of raster image processors.例文帳に追加

プリントストリーム・データを受け取り、解析してローカル部分とグローバル部分に分け、さらにラスタ画像処理を行うためにパッケージ化し、その後、複数のラスタ画像プロセッサによって並列に処理する、プリント・コントローラ、方法、およびプログラム製品。 - 特許庁

Based upon a control signal supplied from a system controller 19 through a parallel bus 22, an IC 7 for data supply discontinuously supplies MP3 audio data supplied from an RF amplifier 6 to an AV decoder 9 such that (m) (m: natural number) frames are not contained in data to be skipped in reading without being supplied to the AV decoder 9.例文帳に追加

データ供給用ＩＣ７は、パラレスバス２２を介してシステムコントローラ１９から供給された制御信号に基づき、ＡＶデコーダ９に供給されず、読み飛ばされるデータにフレームがｍ（ｍ：自然数）含まれないように、ＲＦアンプ６から供給されたＭＰ３オーディオデータを、不連続にＡＶデコーダ９に供給する。 - 特許庁

Then, a data-flow controller 12 allows an output DMAC 16w of the image processing circuit 16 to write image-band data into one of the band memories 3c1, 3c2, and allows an input DMAC 17r of the JPEG codec 17 to read the preceding image-band data from the other of the band memories 3c1, 3c2 in parallel.例文帳に追加

そして、データフローコントローラ１２は、画像処理回路１６の出力ＤＭＡＣ１６ｗにより画像バンドデータをバンドメモリ３ｃ１，３ｃ２の一方へ書き込ませ、それと並行して、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒにより、１つ前の画像バンドデータをバンドメモリ３ｃ１，３ｃ２の他方から読み出させる。 - 特許庁

After data read out from a memory cell matrix 14 in parallel are held in a data latch 17, they are selected successively by an output selector 18 according to timing signals SL0 to SL15 given from a controller 20 and output in series from an output buffer 19 as output data DO.例文帳に追加

メモリセルマトリックス１４から並列に読み出されたデータは、データラッチ１７に保持された後、コントローラ２０から与えられるタイミング信号ＳＬ０〜ＳＬ１５に従って順次出力セレクタ１８によって選択され、出力バッファ１９から出力データＤＯとして直列に出力される。 - 特許庁

Consequently, the printer controller 1 is provided with the broadcasting mechanism which makes a print request and the mechanism holding the data bases storing information on the individual installation places and the processing capability of the individual printers connected by the network, and thus, print data are distributed and printed in parallel to enable an efficient printing process.例文帳に追加

上記構成により、印刷制御装置１に印刷要求を行うブロードキャスト機構やネットワークに接続される各印刷装置の個々の設置場所および処理能力の情報を記憶するデータベースを保持する機構を持たせ、印刷データを配信して並行印刷処理することで、効率的な印刷処理が可能となる。 - 特許庁

On receipt of a grade designation signal for designating a grade from a set unit 11, a controller 3 of a semiconductor memory unit 1 executes logic block assignment processing so that the data write processing and the data read processing can be executed in parallel to a flash memory chip CP of which the number corresponds to a grade designated by the received grade designation signal.例文帳に追加

この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁

The display apparatus is equipped with a display panel, having a plurality of pixels; a source driver 20 to drive a plurality of pixels PX, corresponding to a plurality of pixel data constituting digital image signals; and a controller 5 controlling the source driver 20 while transferring a plurality of pixel data in parallel, in a given number via a differential signal bus group DB to the source driver 20.例文帳に追加

表示装置は複数の画素を有する表示パネルと、デジタル画像信号を構成する複数の画素データに対応して複数の画素ＰＸを駆動するソースドライバ２０と、複数の画素データを所定数ずつ並列的に差動信号バス群ＤＢを介してソースドライバ２０に転送しながらソースドライバ２０を制御するコントローラ５とを備える。 - 特許庁

A memory controller 2 accessing the plurality of writable nonvolatile memories 3-1 to 3-16 in parallel narrows writing data from the buffer memory 18-1 into the specified nonvolatile memory 3-A to the write data not yet written using only the specified nonvolatile memory 3-A as a written-in object when the power source is interrupted, thus suppressing power consumption at writing.例文帳に追加

複数の書き込み可能な不揮発性メモリデバイス（３−１〜３−１６）を並列にアクセスするメモリコントローラ（２）が、電源遮断時に、特定の不揮発性メモリデバイス（３−Ａ）のみを書き込み対象にし、バッファメモリ（１８−１）から、不揮発性メモリデバイス（３−Ａ）に書き込むデータを、書き込み済みでないライトデータに絞り込むことで、書き込み時に消費する電力を、抑えることが可能になる。 - 特許庁

The image processing system includes a plurality of image processors 102A and 102B for ripping and layout processing of image data and an image controller 101 for distributing each ripping of the image data for every object unit and each layout processing of the ripped page to each image processor for parallel processing based on the variable print printing job.例文帳に追加

画像データのリッピング処理およびレイアウト処理を行なう複数の画像処理部１０２Ａ、１０２Ｂと、バリアブルプリントの印刷ジョブに基づき、画像データのオブジェクト単位の各リッピング処理およびリッピング処理が終了したページの各レイアウト処理を各画像処理部に分散して並列処理させる画像処理コントローラ１０１と、を有する。 - 特許庁

The drawing control computer 50 predicts temperature change of the mask substrate 2 and guide 4 with time due to the electron beam irradiation from the drawing data, and performs the temperature control over the periphery of the guide 4 by placing the liquid cooling controller 55 in operation according to the temperature change prediction in parallel with a drawing operation from a start of drawing of the predetermined pattern.例文帳に追加

描画制御コンピュータ５０は、描画データから電子ビーム照射により生じるマスク基板２およびガイド４の時間に対する温度変動を予め予測し、所定のパターンの描画開始を起点に描画作業をするのと並行して、その温度変動予測に従って液冷コントローラ５５を動作させてガイド４近傍の温度制御をする。 - 特許庁

An encoder 5 and a parallel- serial converter 6, after outputting a serial communication signal indicating the start of frames, converts data outputted from the FIFO 3 and a cyclic code computing element 8 into a serial signal according to the command from the communication controller 4 and outputs a serial signal indicating the end of the frames.例文帳に追加

エンコーダ５とパラレルシリアル変換器６は通信コントローラ４からの指令に従い、フレームの始まりを示すシリアル通信信号を出力後、ＦＩＦＯ３と巡回符号演算器８から出力されるデータをシリアル信号に変換し、フレームの終了を示すシリアル信号を出力する。 - 特許庁

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes.例文帳に追加

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁