「parity bits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A redundancy signal removal part 50 removes the CRC bits and parity bits.例文帳に追加

冗長信号除去部５０は、ＣＲＣビット、パリティビットを除去する。 - 特許庁

The frames of information bits and the parity bits are then transmitted to the terminals.例文帳に追加

情報ビットとパリティ・ビットとのフレームはその後端末に伝送される。 - 特許庁

A rate dematching processing section 102 in matching with the detection independently applies rate dematching to the system bits, the first parity bits, and the second parity bits and stores the system bits, the first parity bits, and the second parity bits subjected to the rate dematching to an output memory 103.例文帳に追加

それに合わせてレートデマッチング処理部１０２はシステムビットと第１パリティビットと第２パリティビットとをそれぞれ独立にレートデマッチし、そのレートデマッチしたシステムビットと第１パリティビットと第２パリティビットとを出力メモリ１０３に格納する。 - 特許庁

The reference parity bits are compared with parity bits generated from a query data value masked by the retrieved mask bits.例文帳に追加

これら参照パリティビットが、検索されたマスクビットによってマスクされた照会データ値から生成されるパリティビットと比較される。 - 特許庁

A vertical parity generating circuit 6 operates vertical parity bits as to each row of the above data, a horizontal parity generating circuit 8 operates horizontal parity bits as to the vertical parity bits outputted from the vertical parity generating circuit 6, and a comparison circuit 10 compares the vertical parity bits added to the above data with the horizontal parity bits outputted from the horizontal parity generating circuit 8.例文帳に追加

垂直パリティ生成回路６は、上記データの各列についての垂直パリティビットを演算し、水平パリティ生成回路８は、垂直パリティ生成回路６の出力である垂直パリティビットについての水平パリティビットを演算し、比較回路１０は、上記データに付加された垂直パリティビットと水平パリティ生成回路８の出力である水平パリティビットとを比較する。 - 特許庁

In odd parity, the sum of the bits must be odd. 例文帳に追加

奇数パリティーでは, ビットの和は奇数でなければならない - 研究社 英和コンピューター用語辞典

Choose 7 or 8 data bits; none, even, or odd parity; and 1 or 2 stop bits. 例文帳に追加

そして、データビット (7 または 8)、 パリティ(偶/奇/なし)、ストップビット (1 または 2) を選んでください。 - FreeBSD

An encoding unit 130 performs encoding using the parity generator matrix g to acquire parity bits.例文帳に追加

符号化部１３０は、パリティ生成行列ｇを用いて符号化してパリティビットを取得する。 - 特許庁

A puncture unit (data reduction unit) 140 punctures parity bits corresponding to the rows of the zero matrix out of the acquired parity bits as bits not to be transmitted.例文帳に追加

パンクチャ部（データ削減部）１４０は、得られたパリティビットのうち、ゼロ行列の行に対応するパリティビットを、送信しないビットとしてパンクチャする。 - 特許庁

When the bit is '0', parity bits are stored on the high-order four-bit side of the parity memory 10, bit when the bit is '1', on the other hand, the parity bits are stored on the low-order four-bit side of the parity memory 10.例文帳に追加

そのビットが“０”のときはパリティメモリ１０の上位４ビット側にパリティビットを格納し、そのビットが“１”のときはパリティメモリ１０の下位４ビット側にパリティビットを格納する。 - 特許庁

Each parity bit constituting a second parity code is common to all the bits of the first parity code which are accessed at the same time.例文帳に追加

第２パリティコードを構成する各パリティビットは、一度にアクセスされる第１パリティコードの全ビットに共通である。 - 特許庁

Then bits of decoded data other than the CRC parity bits are sequentially received and calculated.例文帳に追加

そして、復号データの該ＣＲＣパリティビット以外の部分を順次入力して演算させる。 - 特許庁

The least significant bit is replaced with a parity detection bit, among the row of bits to which parity detection is executed.例文帳に追加

パリティ検出が施されるビット列のうち、最下位ビットをパリティ検出ビットに置き換える。 - 特許庁

To provide a rate dematching and deinterleaving apparatus and a method thereof capable of processing system bits and first and second parity bits without dividing them.例文帳に追加

システムビットと第１パリティビットと第２パリティビットを分けずに処理できるようにすること。 - 特許庁

a coding system that incorporates extra parity bits in order to detect errors 例文帳に追加

エラーを見つけるために余分なパリティービットを組み込むコード体系 - 日本語WordNet

For example, when read/write operation of 7 bits data in which parity bits of 3 bits are added to 4 bits data is performed for a memory cell array 21, error correction is performed every 7 bits data.例文帳に追加

メモリセルアレイ２１に、例えば、４ビットのデータに３ビットのパリティビットが付加された７ビットデータのリード／ライト動作を行う際、７ビットデータ毎にエラー訂正が行われる。 - 特許庁

Information bits, first parity bits, and second parity bits read in 3 bits are held in an information bit queue 108, a first parity bit queue 109 and a second parity bit queue 110, respectively, and data supply to data dematching circuits 111, 112 is adjusted by the queues 109, 110.例文帳に追加

３ビットずつ読み出した情報ビット、第１パリティビット、第２パリティビットをそれぞれ情報ビット用キュー１０８、第１パリティビット用キュー１０９、第２パリティビット用キュー１１０に保持し、これらキュー１０９、１１０によりレートデマッチング回路１１１、１１２へのデータ供給を調整する。 - 特許庁

The mapping section 300-2 modulates the parity bits to carry out symbol mapping.例文帳に追加

マッピング部３００−２は、パリティビットを変調してシンボルマッピングを行う。 - 特許庁

As the error detecting and correcting capability of each block, parity bits are assigned by one bit to each block and a parity area integrating the parity bits is disposed to the heading part of the data sector.例文帳に追加

そして、各ブロックの誤り検出訂正能力として、パリティビットを各ブロックに対して１ビットずつ割り当て、パリティビットを統合したパリティ部をデータセクタの先頭に配置する。 - 特許庁

A parity check is made to bit data related to the parity bits and type information bits read by a type reading section 4, and the packages are transferred based on the bit data that has passed the parity check.例文帳に追加

品種読取部４で読み取られた品種情報ビットおよびパリティビットに係るビットデータに対してパリティチェックを行い、パリティチェックを通過したビットデータに基づいてパッケージを移載する。 - 特許庁

A turbo encoding section 100 applies turbo encoding to transmission data and outputs systematic bits and parity bits.例文帳に追加

ターボ符号化部１００は、送信データをターボ符号化し、システマチックビットおよびパリティビットを出力する。 - 特許庁

A syndrome generation section 101 generates a syndrome S101 from data RD including data bits and parity bits.例文帳に追加

シンドローム生成部１０１は、データビットとパリティビットとを含むデータＲＤからシンドロームＳ１０１を生成する。 - 特許庁

In absence of a CAM or RAM bit error, the reference parity bits from the RAM and the parity bits generated from the masked query data will match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットおよびマスクされた照会データから生成されるパリティビットが整合する。 - 特許庁

In a parity generation circuit 63, parity bits are generated on the basis of the information bits input at mp bit units, and output at (q) bit units.例文帳に追加

パリティ生成回路６３においては、mpビット単位で入力された情報ビットに基づいてパリティビットが生成され、qビット単位で出力される。 - 特許庁

By default, the serial port settings are: 9600 baud, 8 bits, no parity, and 1 stop bit. 例文帳に追加

デフォルトのシリアルポート通信速度は、9600 ボー、 8ビット、パリティなし、ストップビット 1 です。 - FreeBSD

In a multiplexer 64, the parity bits are added to the information bits delayed in a delay circuit 61 and code bits are generated.例文帳に追加

マルチプレクサ６４においては、遅延回路６１において遅延された情報ビットに、パリティビットが付加されて符号ビットが生成される。 - 特許庁

Try dialing into the system; be sure to use 8 bits, no parity, and 1 stop bit on the remote system. 例文帳に追加

この時、8ビット、パリティなし、 1ストップビットで接続するようにしてください。 - FreeBSD

The parity bit generator generates a parity bit in accordance with data to be outputted, the data comprising a plurality of bits.例文帳に追加

該パリティービット生成装置は出力したいデータに依りパリティービットを生成し、該データは複数のビットを具えている。 - 特許庁

The controller has a first parity generator for generating the horizontal parity bits, a second parity generator for generating the vertical parity bits, a horizontal error bit identification part for using the horizontal parity bits, a vertical error bit identification part for using the vertical parity bits, and a bit correction part for correcting the storage data in response to signals from the horizontal/vertical error bit identification parts.例文帳に追加

上記コントローラは、上記水平パリティビットを生成する第１パリティ生成器と、上記垂直パリティビットを生成する第２パリティ生成器と、上記水平パリティビットを用いる水平方向誤りビット特定部と、上記垂直パリティビットを用いる垂直方向誤りビット特定部と、上記水平／垂直方向誤りビット特定部からの信号により上記記憶データの訂正を行うビット訂正部とを有する。 - 特許庁

An error detection part 3 confirms parity bits and control bits when confirmation of data matching is completed, executes parity check and control bit check based on the bits to detect an error of the instruction signal.例文帳に追加

エラー検出部３は、データ一致の確認が完了すると、パリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する。 - 特許庁

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2.例文帳に追加

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。 - 特許庁

The second parity code is a code common to all the bits of a plurality of the first parity codes, so that the second parity code can be generated by a single operation and detection of the error of the first parity code in a single operation.例文帳に追加

第２パリティコードは、複数の第１パリティコードの全ビットに共通のコードであるため、１回の演算で第２パリティコードを生成でき、１回の演算で第１パリティコードのエラーを検出できる。 - 特許庁

The type display section 3 comprises type information bits for displaying type information, and parity bits for detecting errors of the type information bits.例文帳に追加

品種表示部３は、品種情報を表示するための品種情報ビットと、該品種情報ビットの誤りを検出するためのパリティビットとを備える。 - 特許庁

Where port is the device entry for the serial port (ttyd0, ttyd1, etc.), bps-rate is the bits-per-second rate at which the printer communicates, and parity is the parity required by the printer (either even, odd, none, or zero). 例文帳に追加

ここで、port シリアルポート (ttyd0、 ttyd1 など) のデバイスエントリで、bps-rateは プリンタとの通信の転送速度[bit/秒]、 parityはプリ ンタとの通信で必要とされるパリティ (even、odd、 none、zeroのいずれか) を表わしていま す。 - FreeBSD

In the subcode sector, 10 subcode sync blocks are formed and to each sync block, 2-byte (16 bits) sync, 3-byte (24 bits) ID, 5-byte (40 bits) subcode data, and 5-byte (40 bits) parity are added.例文帳に追加

サブコードセクタには、１０個のサブコードシンクブロックを形成し、各シンクブロックには、２バイト（１６ビット）のシンク、３バイト（２４ビット）のID、５バイト（４０ビット）のサブコードデータ、５バイト（４０ビット）のパリティを付加する。 - 特許庁

A deinterleave detection section 101 detects whether each of bits is the system bit, the first bit or the second bit from the storage location of each of the bits in an input memory 100 wherein the system bits, the first parity bits, and the second parity bits are stored in a state that the bits are individually subjected to rate matching and interleaving.例文帳に追加

デインタリーブ検出部１０１はシステムビットと第１パリティビットと第２パリティビットとが個別にレートマッチされインタリーブされた状態で格納されている入力メモリ１００における各ビットの格納位置からそのビットがシステムビットであるか第１パリティビットであるか第２パリティビットであるかを検出する。 - 特許庁

Transmission data, n rows by m columns, are transmitted, in such a manner that vertical parity bits as to the horizontal parity bits of each row are added to at least one of n rows.例文帳に追加

ｎ行×ｍ列の送信データは、その各行についての水平パリティビットについての垂直パリティビットがそのｎ行の内の少なくとも１行に付加されて送信される。 - 特許庁

Among 10 bits of one pixel in a Y signal, 4 bits BB, low-order 2 bits × 2 in a transmitted word are used to high-order 4 bits BA, and the low-order 4 bits BB is set as a parity bit for the high-order 4 bits BA, so that a (8, 4) Hamming code is generated.例文帳に追加

そこで、Ｙ信号１ピクセルの１０ビットのうち、上位４ビットＢＡに対し、伝送ワードの下位２ビット×２の４ビットＢＢを使用し、上位４ビットＢＡに対して下位４ビットＢＢをパリティビットとすることで、（８，４）ハミングコードが生成される。 - 特許庁

In the absence of a CAM or RAM bit error, the reference parity bits from the RAM will match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットが整合する。 - 特許庁

The frames are then coded based on a particular block code to provide parity bits.例文帳に追加

フレームはその後パリティ・ビットを供給するために特定のブロック符号に基づいて符号化される。 - 特許庁

A 2-multiplex circuit 19 skips idle bits or a parity bit to multiplex the parallel data into serial data.例文帳に追加

２多重回路１９は、空きビット又はパリティーをスキップして、並列データをシリアルデータに多重する。 - 特許庁

Thus, even when the bit width of parity bits being final bits of caption signal data is narrow, since the data are sampled at the center bit position or the bit position closer to the data front, parity data can accurately be acquired.例文帳に追加

したがって、キャプション信号データの最終ビットであるパリティビットのビット幅が狭い場合であっても、ビットの中心位置または前寄りの位置でサンプリングを行うためパリティデータを正確に取得できる。 - 特許庁

The plurality of flash memories include two or more flash memories for storage data to be input/output in parallel, a flash memory for horizontal parity bits, and a flash memory for vertical parity bits.例文帳に追加

上記複数のフラッシュメモリは、パラレルに入出力される記憶データを分担して受け持つ２以上のフラッシュメモリと、水平パリティビットを受け持つフラッシュメモリと、垂直パリティビットを受け持つフラッシュメモリとを有する。 - 特許庁

A transmission power decision part 111 decides the transmission power of a parity bit retransmission mode from the number of bits of information bit of transmission data and of parity bit.例文帳に追加

送信電力決定部１１１は、送信データの情報ビット及びパリティビットのビット数よりパリティビット再送時の送信電力を決定する。 - 特許庁

A parity arithmetic means 3 assumes the byte data as the heads of fixed-length short cells in the arrival order and performs parity operation using the low-order 7 bits of the byte data.例文帳に追加

パリティ演算手段３は、バイトデータを到着順に固定長ショートセルの先頭と仮定してバイトデータの下位７ビットを用いたパリティチェック演算を行う。 - 特許庁