| 意味 | 例文 |
parity codeの部分一致の例文一覧と使い方
該当件数 : 226件
A concatenated code decoder 300 utilizes not only first external message data from a first external decoder 312 but also parity data from a first internal decoder 302 and reliability information from the first external decoder 312.例文帳に追加
本発明の連続コードデコーダ300は第1外部デコーダ312よりの第1外部メッセージデータだけでなく、第1内部デコーダ302からのパリティデータ、及び第1外部デコーダ312よりの信頼性情報を利用する。 - 特許庁
To provide an error correcting unit and an error correcting method which can quickly and easily encode an information bit series into an odd parity LDPC code by a simple configuration by applying a variety of high speed coding algorithm developed for even parity LDPC coding.例文帳に追加
この発明は、偶数パリティLDPC符号の符号化のために開発された種々の高速符号化アルゴリズムを適用して、情報ビット列の奇数パリティLDPC符号への符号化処理を簡易な構成で迅速かつ容易に行なうことができるようにした誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。 - 特許庁
The control circuit (22) is configured to read error correction coded data from the array of memory cells (26), provide error correction code decoding to selected error correction coded data and discard unused error correction code parity data of unselected error correction coded data.例文帳に追加
制御回路(22)は、メモリセルアレイ(26)から誤り訂正符号で符号化されたデータを読み出し、その誤り訂正符号化データの選択部分に対し誤り訂正符号の復号を実施するとともに、誤り訂正符号化データの非選択部分から使用しない誤り訂正符号パリティを破棄するように構成される。 - 特許庁
Further, a LSI tester 25 is provided with test patterns 29a, 29b being original data of the ROM code previously loaded for inspection, parity bits 30a, 30b corresponding to the test patterns 29a, 29b, and a comparison operation part 31.例文帳に追加
さらにLSIテスタ25には、検査のために予めローディングされたROMコードの元データであるテストパターン29a、29bと、テストパターン29a、29bに対応したパリティビット30a、30bと、比較演算部31が設けられている。 - 特許庁
Structure is imposed on the LDPC code by restricting a portion of the parity check matrix to be lower triangular and/or satisfying other requirements such that communication between bit nodes and check nodes of a decoder (305) is simplified.例文帳に追加
パリティチェック行列の一部を低位三角に制限することにより、および/または他の要求を満足させることにより、構造がLDPCコードに課され、これによりデコーダ(305)のビットノードとチェックノードとの間の通信が簡単化される。 - 特許庁
The OFDM demodulator is provided with a transmission control information decoding circuit 31 subjected to differential BPSK modulation and for decoding the TMCC information subjected to differential BPSP modulation and including a parity on the basis of a difference set cyclic code.例文帳に追加
本発明のOFDM復調装置には、差動BPSK変調されるとともに差集合巡回符号に基づくパリティが含められたTMCC情報を復号する伝送制御情報復号回路31を備えている。 - 特許庁
To provide a block encoding modulation method using redundant parity check capable of increasing an encoding gain without generating any large delay in the transmission of a signal from modulation to demodulation, by using a redundant parity check code for a block encoding modulation method being an encoding modulation technology with high power using efficiency and frequency using efficiency.例文帳に追加
電力利用効率および周波数利用効率の高い符号化変調技術であるブロック符号化変調法に、さらに冗長パリティ検査符号を用いることによって、変調から復調までの信号の伝送に大きな遅延を引起すことなく、符号化利得を大きくすることができる冗長パリティ検査を用いたブロック符号化変調方法を提供する。 - 特許庁
Then, the system verifies whether the encoding vector set for each step, the parity-check matrix of a maximum distance separable code, and the encoding vector configured before the preceding step are linearly independent; and outputs encoding vectors of all links onto the network.例文帳に追加
そして、各ステップ毎に設定した符号化ベクトルが最大距離分離符号のパリティ検査行列と前ステップまでに構成した符号化ベクトルとが線形独立か否かを検証し、ネットワーク上への全リンクの符号化ベクトルを出力する。 - 特許庁
The receiver is equipped with a skew adjusting portion carrying out deskew processing of the digital data received on the basis of the sample data, an error correcting portion correcting the code of the digital data of each transmission path on which the deskew processing is performed on the basis of the parity data, and a receiving logic executing predetermined processing to the digital data of each transmission path whose code is corrected.例文帳に追加
受信装置は、サンプルデータに基づいて受信されたデジタルデータのディスキュー処理を行うスキュー調整部と、パリティデータに基づいてディスキュー処理の行われた各伝送路のデジタルデータの符号訂正を行うエラー訂正部と、符号訂正された各伝送路のデジタルデータに所定の処理を実行する受信ロジックとを具備する。 - 特許庁
A code word 11 for goniometry shown by the slits arranged to the disk along the peripheral direction thereof includes a code word 18 for angle data comprising seven angle data bits 12 showing angle data, eight inspection bits 14 detecting the reading error of the angle data bits to correct the same, and one parity check bit 16 further detecting the reading error.例文帳に追加
ディスクの周方向に沿って配置されたスリットにより表わされる測角用符号語11は、角度情報を表わす7ビットの角度情報ビット12、角度情報ビットの読み誤りを検出して訂正する8ビットの検査ビット14、及び、さらに読み誤りを検出する1ビットのパリティチェックビット16からなる角度情報用符号語18を含む。 - 特許庁
Among 10 bits of one pixel in a Y signal, 4 bits BB, low-order 2 bits × 2 in a transmitted word are used to high-order 4 bits BA, and the low-order 4 bits BB is set as a parity bit for the high-order 4 bits BA, so that a (8, 4) Hamming code is generated.例文帳に追加
そこで、Y信号1ピクセルの10ビットのうち、上位4ビットBAに対し、伝送ワードの下位2ビット×2の4ビットBBを使用し、上位4ビットBAに対して下位4ビットBBをパリティビットとすることで、(8,4)ハミングコードが生成される。 - 特許庁
To discriminate at high speed whether data destruction is caused in information written in a ferroelectric memory or not by encoding information written in a ferroelectric memory using an error detection code and using an error detection circuit and a parity storing cell.例文帳に追加
強誘電体メモリに書き込む情報を誤り検出符号を用いて符号化し、誤り検出回路とパリティ記憶セルを用いることで、強誘電体メモリに書き込んだ情報にデータ破壊が起こったか否かの判定を高速に行うことを目的とする。 - 特許庁
Each bit E1-Em of an error detection code contained in preformatted information is generated as a parity check bit of a plurality of data column formed by dividing each of bits S1-Sm forming a sector number and each of bits T1-Tn forming a track number respectively.例文帳に追加
プリフォーマット情報に含まれる誤り検出符号の各ビットE_1〜E_mを、セクタ番号を構成する各ビットS_1〜S_mとトラック番号を構成する各ビットT_1〜T_nとをそれぞれ分割して構成した複数のデータ列のパリティチェックビットとして生成する。 - 特許庁
A program 22 stored in a block having a prescribed size checks a DSP program 23 for every block, compares an operation result 41 with a corresponding parity code 40, and sets a fixed value 44, when the both are matched, or the operation result 41, when the both are not matched, to a register 46.例文帳に追加
所定サイズのブロックに格納されるプログラム22は、DSPプログラム23をブロック毎にチェックし、演算結果41と対応するパリティコード40とを比較し、両者の一致で固定値44を、不一致で演算結果41をレジスタ46にセットする。 - 特許庁
And when an address of data bits constituting the ECC code generated initially is specified at the time of last write-in for the memory cells at the time of burst write, a parity bit generated initially is updated based on write data written lastly and held data bits.例文帳に追加
そして、バーストライト時におけるメモリセルへの最後の書き込み時に、初回に生成されたECCコードを構成するデータビットのアドレスが指定されると、最後に書き込まれるライトデータと、保持されたデータビットをもとに初回に生成されたパリティビットを更新する。 - 特許庁
Other signal is transmitted as a re-transmission signal with a different parity bit from that of a new transmission signal by the transmission diversity method and the H-ARQ method, the receiver couples the bit sequences to obtain a maximum rate coupled gain and a code coupled gain.例文帳に追加
伝送ダイバーシティ方法およびH−ARQ方法は新たな伝送信号と異なるパリティービットを有する再伝送信号のために他の信号を伝送し、受信機でこのシーケンスを結合し、最大割合結合利得およびコード結合利得を得る。 - 特許庁
In order to output a message made into configured low-density parity check (LDPC) code, an input message is coded by an encoder 203, the coded message is modulated by a modulator 205 according to a higher-order modulation scheme, and the modulated signal is transmitted via a satellite (111).例文帳に追加
構成された低密度パリティチェック(LDPC)コード化されたメッセージを出力するために入力メッセージをエンコーダ203 によってコード化し、高次の変調方式にしたがってコード化されたメッセージを変調器205 によって変調し、変調された信号を衛星(111 )を介して送信する。 - 特許庁
The information bit storage memory 121 reads bits according to the parity check matrix of an LDPC code out of each bit of the stored input data D121 based on a control signal D125 supplied from a control signal generation section 124 and supplies the bits as information bits D122-1 to D122-7 to a computing unit 122.例文帳に追加
情報ビット格納メモリ121は、制御信号生成部124から供給される制御信号D125に基づいて、格納している入力データD121の各ビットのうちの、LDPC符号の検査行列にしたがったビットを読み出し、情報ビットD122-1乃至D122-7として、演算器122に供給する。 - 特許庁
A transmitter includes a plurality of encoders configured to receive source bit streams from (m) information sources, each of the plurality of encoders including identical (n, k) low-density parity check (LDPC) codes of code rate r=k/n, where (k) is a number of information bits and (n) is codeword length.例文帳に追加
送信機は、m個の情報源からソースビットストリームを受信するように構成された複数の符号化器を含み、複数の符号化器のそれぞれは、kが情報ビットの数、nが符号語長であるとして、符号化率r=k/nの同一の(n,k)低密度パリティチェック(LDPC)符号を含む。 - 特許庁
To provide an error-correction encoding apparatus, error-correction decoding apparatus, transmission system and error-correction encoding method, capable of encoding and decoding in which an encoding rate is improved by varying the length of parity bits in a RS (Reed-Solomon) code in accordance with the length of information bits in an abbreviated frame.例文帳に追加
短縮フレームの情報ビットの長さに応じてRS符号のパリティビットの長さを変動させることにより符号化率を向上させた符号化、復号を実現できる誤り訂正符号化装置、誤り訂正復号装置、伝送システム及び誤り訂正符号化方法を提供する。 - 特許庁
Changing an outer parity number added to audio data in response to a ratio of a frame frequency (e.g. 24 Hz or 30 Hz) of a video signal can keep the outer code length the same so as to make the sampling frequency and number of bits of audio data to be recorded/reproduced identical without the need for converting the sampling frequency.例文帳に追加
映像信号のフレーム周波数(例えば、24Hzや30Hz)の比率に応じて、音声データに付加するアウタパリティ数を変えることで、外符号長を同一とし、サンプリング周波数を変換することなく、記録再生する音声データのサンプリング周波数やビット数を同一とする。 - 特許庁
An inspection part 200_1 acquires the input data D1in from the other position (e.g., connection node between P10 and P13) closer to the output side than the acquisition position by the generation part 100_1 on the route, and performs inspection of the input data D1in using a first error detection code (e.g., parity C2).例文帳に追加
検査部200_1は、入力データD1inを、前記経路上の生成部100_1の取得箇所よりも出力側に近い他の箇所(例えば、P10とP13の接続ノード)から取得し、第1の誤り検出符号(例えば、パリティC2)を用いて入力データD1inの検査を行う。 - 特許庁
To provide a composition capable of suppressing excessive reduction of reflectance and generation of a PI error (parity of inner-code error) of a reflection film comprising silver or an alloy composed essentially of silver as much as possible even when the composition is exposed to natural light such as sunlight and room light such as a fluorescent lamp and to provide an optical disk using the same.例文帳に追加
太陽光等の自然光や蛍光灯等の室内光に曝露された場合であっても、銀又は銀を主成分とする合金からなる反射膜の反射率の極端な低下やPIエラーの発生を極力抑えることが可能な組成物及びそれを用いた光ディスクを提供する。 - 特許庁
The decoder is provided with: a storage part for respectively storing the received information bit or parity bit; an information bit prediction part for predicting the information bit; an input information bit generation part for generating an input information bit by combining the output of the information bit prediction part and the output of the information bit storage part; and an error correction decoding part for decoding the systematic code.例文帳に追加
復号装置は、受信した情報ビット又はパリティビットをそれぞれ格納する格納部と、情報ビットを予測する情報ビット予測部と、情報ビット予測部の出力と情報ビット格納部の出力とを組み合わせて入力情報ビットを生成する入力情報ビット生成部と、組織符号を復号する誤り訂正復号部とを備える。 - 特許庁
In the quantum key delivery method, communication equipment at a reception side corrects the error in reception data by using a parity inspection matrix for definite and stable "Irregular-LDPC code", and has stable characteristics, and the communication equipment at the reception side and that at a transmission one abandon one portion of common information according to open error correction information.例文帳に追加
本発明の量子鍵配送方法では、受信側の通信装置が、確定的で特性が安定した「Irregular−LDPC符号」用のパリティ検査行列を用いて受信データのデータ誤りを訂正し、受信側の通信装置および送信側の通信装置が、公開された誤り訂正情報に応じて共有情報の一部を捨てることとした。 - 特許庁
The low-density parity-check code decoder includes: a decoding processing means for carrying out decoding processing; a priority information holding means for holding priority information given in each of the decoding blocks; and a processing decoding block determining means for determining a decoding block whose decoding processing means performs decoding processing on the basis of priority information given to the plurality of decoding blocks to be served to decoding processing.例文帳に追加
そして、復号処理を実行する復号処理手段と、上記各復号ブロック毎に付与された優先度情報を保持する優先度情報保持手段と、復号処理に供する複数の復号ブロックに付与された優先度情報に基づき、上記復号処理手段が復号処理する復号ブロックを決定する処理復号ブロック決定手段とを有することを特徴とする。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|