「parity code」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

After recording the PCI parity error information in a hardware error information storing area of an NVRAM, a POST code is overwritten and displayed by a succeeding POST (step S13).例文帳に追加

ＰＣＩパリティエラーの情報をＮＶＲＡＭのハードウェアエラー情報格納エリアに記録した後、次のＰＯＳＴによりＰＯＳＴコードを上書き表示する（ステップＳ１３）。 - 特許庁

Each block 1 converted into an error correction code (parity added) is housed in one physical structure and the data are modulated, a synchronous signal is added thereto and then the block is recorded on a disk.例文帳に追加

誤り訂正符号化された（パリティが付加された）各ブロックは１つの物理構造におさめられてデータが変調され、同期信号が付加されディスク上に記録される。 - 特許庁

Further, a PI arithmetic circuit 172 carries out an arithmetic operation to calculate an inner code parity of each row by sequentially capturing the symbols captured by the PO arithmetic circuit 171.例文帳に追加

また、ＰＩ演算回路１７２では、ＰＯ演算回路１７１に取り込まれる上記シンボルを順次取り込んで、各行の内パリティを算出するための演算を行う。 - 特許庁

To keep a code limit on an RLL (Run Length Limited) code sequence when performing ECC (Error Correcting Code) coding after performing RLL coding, to eliminate the insertion of additional bits which deteriorate a coding rate for an ECC parity sequence, and to easily perform both soft decision decoding and hard decision decoding at a decoding side.例文帳に追加

RLL符号化を行った後にECC化を行う場合に、RLL符号系列の符号制限を乱さず、ECCのパリティ系列に対して符号化率の劣化を招く付加ビットの挿入を行なわず、かつ、復号側において軟判定復号および硬判定復号のどちらも容易に行うことができるようにする。 - 特許庁

The transmitter (10) sorts coded bits generated by using the LDPC (Low Density Parity Check) code according to a degree of a variable node of an inspection matrix of the LDPC codes and groups the sorted coded bits into a plurality of groups according to the modulation system in use.例文帳に追加

本発明の送信装置（１０）は、ＬＤＰＣ（Low Density Parity Check）符号を用いて生成された符号化ビットをＬＤＰＣ符号の検査行列の変数ノードの次数に従ってソートし、ソートされた符号化ビットを、使用する変調方式に従って複数のグループにグループ化する。 - 特許庁

To provide a low density parity code (LDPC) encoding/decoding device and method, capable of considering frequency selective properties of wireless channels, by adaptively generating a parity check matrix in accordance with statuses of a plurality of frequency bands.例文帳に追加

複数の周波数帯域それぞれの状態に応じて適応的にパリティチェック行列を生成することで、無線チャンネルの周波数選択的特性を適切に考慮することのできる低密度パリティコードエンコーディング／デコーディング装置及びその方法を提供する。 - 特許庁

To provide an optical disk enabling the direction of user data or control information to be selected in the same direction of a code without being conscious of the parity of the error correction code of ID information or the user data, and recording and reproducing methods thereof.例文帳に追加

ＩＤ情報やユーザデータの誤り訂正符号のパリティを意識せずにユーザデータ、制御情報の方向を符号方向と同じに選ぶ事ができるようにした光ディスク及びその記録方法並びに再生方法を提供する。 - 特許庁

When it is defined that the code length of a low-density parity check code is N and a value which is prime to the N is A in a decoding apparatus for decoding low-density parity check codes, nonzero elements are arranged on column positions corresponding to respective numbers included in numeric sequences satisfying the following conditions (1) to (4) in respective rows of the inspection matrix.例文帳に追加

低密度パリティ検査符号の復号を行う復号装置であって、低密度パリティ検査符号の符号長をＮとし、前記Ｎに対して互いに素である数値をＡとしたときに、前記検査行列の各行には、以下の条件（１）〜（４）を満たす数列に含まれる各数に対応した列位置に非零要素が配置されている。 - 特許庁

To provide an error correction processing apparatus and an error correction processing method capable of improving an error correction rate by combining both characteristics of an LDPC (Low Density Parity Check) code and an error correction code when performing correction processing of an information bit string provided with an error correction code at the outside of the LDPC code.例文帳に追加

この発明は、ＬＤＰＣ符号の外側に誤り訂正符号を備えた情報ビット列に誤り訂正処理を施す際、ＬＤＰＣ符号と誤り訂正符号との双方の特徴を組み合わせて誤り訂正率を向上させるようにした誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。 - 特許庁

To provide a method and a device of coding and decoding data using a low-density parity check matrix in a wireless communication system, to provide a method of coding data using an LDPC code, and to provide a device for coding data using the LDPC code.例文帳に追加

無線通信システムにおける低密度パリティ検査行列を用いてデータを符号化及び復号化する方法及び装置、ＬＤＰＣコードを用いてデータを符号化する方法、ＬＤＰＣコードを用いてデータを符号化する装置を提供する。 - 特許庁

Using a conversion inspection matrix obtained by applying either or both of row replacement and column replacement to an original inspection matrix of an LDPC (Low Density Parity Check) code decodes the LDPC code.例文帳に追加

ＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号の元の検査行列に対して、行置換と列置換のうちの一方または両方を行って得られる変換検査行列を用いて、ＬＤＰＣ符号が復号される。 - 特許庁

To reliably and efficiently configure a decoding apparatus, that decodes data encoded by a low density parity check (LDPC) code, so as to simultaneously update messages corresponding to P pieces of branches.例文帳に追加

ＬＤＰＣ符号で符号化されたデータを復号する復号装置において、Ｐ個の枝に対応したメッセージを同時に更新する構成を確実かつ効率的に可能とする。 - 特許庁

The 13 bytes are four stuff bytes, one signaling byte, one parity compensation byte, one stuff control byte, a three-byte pointer and three byte for error protection by a Hamming code.例文帳に追加

これらの１３バイトは、４つのスタッフバイト、１つのシグナリングバイト、１つのパリティ補償バイト、１つのスタッフ制御バイト、３バイトのポインタ、およびハミングコードによるエラー保護のための３バイトである。 - 特許庁

A TRUE-TAG to which a parity code is attached and a SHADOW-TAG obtained by inverting its polarities are stored in different addresses (a) and 1a in a cache TAG-RAM 1.例文帳に追加

キャッシュＴＡＧ−ＲＡＭ１内の別のアドレスａ，１ａにパリティコードを付加したＴＲＵＥ−ＴＡＧと、その極性を反転させたＳＨＡＤＯＷ−ＴＡＧを格納する。 - 特許庁

A post processor 114 generates syndrome by using a parity bit in a modulation code bit line, and performs error detection/correction to output the syndrome to a vanishing position calculation circuit 121.例文帳に追加

ポストプロセッサ114は、変調符号ビット列内のパリティビットを利用してシンドロームを生成し誤り検出・訂正を行うと同時に、シンドロームを消失位置計算回路121へ出力する。 - 特許庁

The error correction code block generates at least 2t (t is a natural number) bits for distinguishing the parity data of the user data that is identical to free page data from the free page data.例文帳に追加

このエラー訂正コードブロックは、フリーページデータと同一である使用者データのパリティデータをフリーページデータと区分するための少なくとも２ｔ（ｔは自然数）個のビットを生成する。 - 特許庁

In a self-orthogonal QC code in which a parity check matrix is to be indicated by one or more cyclic matrixes, a code sequence satisfying a check matrix which is designed about column weight w to be equal to or more than three and about the minimum Hamming distance of the code to be equal to or more than w+2 is to be produced.例文帳に追加

パリティ検査行列が１つあるいは複数の巡回行列によって表される自己直交ＱＣ符号において、列重みｗが３以上であり、かつ符号の最小ハミング距離がｗ＋２以上となるように設計された検査行列を満足する符号系列を生成する。 - 特許庁

To provide an error detecting device for judging whether or not any transfer error is generated in a CRC code received at a receiving terminal, when a CRC code in which parity bit columns generated by a generation polynomial are added to message bit columns in a reverse order is transmitted.例文帳に追加

生成多項式により生成されたパリティビット列がメッセージビット列に逆順に付加されたＣＲＣコードが送信された場合、受信端で受信されたＣＲＣコードに転送エラーが発生したか否かを判別するためのエラー検出装置を提供する。 - 特許庁

A parity generation/insertion part 13 obtains an inspection bit string by calculation using the generation matrix of LDPC codes, each inspection bit is allocated to a 3-bit conversion code (including one inverted bit), and each conversion code is inserted into the information word string to be outputted.例文帳に追加

パリティ生成・挿入部１３では、ＬＤＰＣ符号の生成行列を用いた演算で検査ビット列を求め、各検査ビットを３ビットの変換符号（１つの反転ビットを含む）へ割り当て、各変換符号を情報語列に挿入して出力する。 - 特許庁

In the method of coding data using the low-density parity check (LDPC) code, the method of coding data is configured including: a stage of providing a permutation matrix, a zero matrix, and an elemental matrix; a stage of generating a parity matrix by expanding the elemental matrix using the permutation matrix and the zero matrix; and a stage of coding data transferred using the parity matrix.例文帳に追加

低密度パリティチェック（ＬＤＰＣ）コードを用いたデータ符号化方法において、パーミュテーション行列、ゼロ行列及び基本行列を提供する段階と、前記パーミュテーション行列及びゼロ行列を用いて前記基本行列を拡張することで、パリティ行列を生成する段階と、前記パリティ行列を用いて、伝送されるデータを符号化する段階と、を含んでデータ符号化方法を構成する。 - 特許庁

In reproducing image data, the quantization coefficient obtained by decoding the code stream data is divided in unit of blocks, and the presence/absence of falsification is detected depending on whether the parity of the quantization coefficient of each block is equal to the parity of the hash value acquired by hash transform based on the quantization coefficient in this block.例文帳に追加

画像データの再生に際しては、この符号列データを復号化した量子化係数をブロック単位に分割し、各ブロックの量子化係数と、このブロック内の量子化係数に基づくハッシュ変換により取得されるハッシュ値の偶奇性とが等しいか否かによって、改ざんの有無を検出するようにした。 - 特許庁

To provide a data transceiving system, apparatus and method for supporting various coding rates, by puncturing holes with a data coded by the low-density parity check code in a mobile communication system and transmitting it.例文帳に追加

移動通信システムにおいて低密度パリティ検査コードにより符号化したデータを穿孔して伝送することにより、多様なコード率を支援するデータ送受信システム及び装置、方法を提供する。 - 特許庁

To provide a decoding method for an encoding system having a trellis structure and a conjugate encoding system with a parity check code in which computational complexity/memory capacitance is suppressed while improving a bit error rate.例文帳に追加

ビット誤り率の改善を図りながら、計算量・メモリ量を抑制したトレリス構造を有する符合化方式とパリティ検査符合による連接符号化方式の復号方法を提供する。 - 特許庁

A PO arithmetic circuit 171 carries out an arithmetic operation to calculate an outer code parity by sequentially capturing symbols of each column in the case of representing block data of a DVD with symbols each comprising 8 bits.例文帳に追加

ＰＯ演算回路１７１は、ＤＶＤのブロックデータを８ビットからなるシンボルにて行列表記した際の各列のシンボルを順次取り込んで外パリティを算出するための演算を行う。 - 特許庁

A first exclusive OR circuit 40 exclusively ORs the parity code of data stored in a memory 10 and a monitor pattern related to the storage address inside the memory when writing data to the memory 10.例文帳に追加

第１のエクスクルーシブオア回路４０は、メモリへのデータ書き込み時に、メモリに収容されるデータのパリティ符号とメモリ内での収容アドレスに関連する監視パターンの排他的論理和を生成する。 - 特許庁

To achieve detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used, when implementing punctured Turbo codes without circumventing the desired code rates.例文帳に追加

パンクチャが行われたターボ符号の実装において使用される、パリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および／または訂正が、所望の符号レートを回避することなく達成される。 - 特許庁

To provide a decoding apparatus with a reduced circuit scale using a low density parity check code suitable for correcting an error caused in a transmission path for high speed transmission of data and to provide a decoding method.例文帳に追加

データの高速伝送を行う伝送路において生じるエラーの訂正を行うのに好適な、回路規模が縮小された、低密度パリティ検査符号の復号装置および復号方法を提供する。 - 特許庁

To provide a matrix generation method, a matrix generation device, and an encoding and decoding device for generating a matrix for constituting an LDPC (low density parity check) code of which an encoding circuit and decoding circuit are structured simply.例文帳に追加

符号化回路及び復号化回路の構造が簡単なＬＤＰＣ符号を構成できる行列を生成する行列生成方法、行列生成装置及び符号化復号化装置を提供する。 - 特許庁

A decision circuit 27 compares the count value CO with a prescribed set value K and decides whether data to which the error-correcting processing of the PI is completed are rows of a PO (outer code parity) or not based on the compared result.例文帳に追加

判定回路２７は、カウント値ＣＯと所定の設定値Ｋとを比較し、この比較結果に基づいてＰＩの誤り訂正処理が完了したデータがＰＯ行であるか否かを判定する。 - 特許庁

A basic rule conversion pattern processing part 51 converts a part coincident with a first data pattern constituted of a parity preservation pattern of input data to a corresponding first code pattern according to a first table.例文帳に追加

基本規則変換パターン処理部51は、入力されたデータの偶奇性保存パターンからなる第１のデータパターンと一致する部分を、第１のテーブルに従って、対応する第１の符号パターンに変換する。 - 特許庁

Secret information S is dispersion-encoded by use of a threshold value secret dispersion method by the dispersion encoding-decoding means 3, and parity is imparted to each the information as a redundant code to generate dispersive information.例文帳に追加

分散符号化・復号手段３で秘密情報Ｓを(k,n)しきい値秘密分散法を用いて分散符号化し、さらに各々にパリティを冗長コードとして付して分散情報を生成する。 - 特許庁

The control information parity and the control information bit arrangement are decided, such that the hamming distance of each control information code is at least (d) (d is a natural number of 2 to 10), and the hamming distance of each control information 10B code is at least (D) (D is a natural number of 2 to 10).例文帳に追加

ここで、制御情報符号の各々の符号のハミング距離が少なくともｄ（ｄは２〜８の自然数）であり、かつ、制御情報１０Ｂ符号各々の符号のハミング距離が少なくともＤ（Ｄは２〜１０の自然数）である、制御情報パリティと制御情報ビット配列とする。 - 特許庁

Next, the block unit interleaver performs interleave B being processing for input of data with respect to (NC-ND)×NB×NA bits being a parity part of an inner code indicated as P in the product code in the order of the column direction as one direction by NB bit, and for reading the data in an order of a row direction as another direction.例文帳に追加

次に、ブロック単位インタリーバは、積符号のうち、Ｐに示される内符号のパリティ部分である（NC-ND）×NB×NAビットに対して、データを、NBビット毎に、一方の方向としての列方向の順に入力し、他方の方向としての行方向の順に読み出す処理であるインタリーブＢを行う。 - 特許庁

The information exchange control unit takes πX-metrics calculated by the X processor for nonzero elements in each of n-cyclic shifts of the parity-check polynomial of the code and distributes the πX-metrics to the Z-processor.例文帳に追加

情報交換制御ユニットは、符号のパリティ検査多項式のｎ回の巡回シフトの各々において、Ｘプロセッサによって非ゼロ要素に対して計算されたπ_ｘ−メトリックを取り込み、これをＺプロセッサへ分配する。 - 特許庁

A memory C is a memory corresponding to a column 902 in which 1 exists at random in code parts, and a memory D is a memory corresponding to a parity part 1003 in which 1 exists step-wise, each of them being configured by a normal memory.例文帳に追加

メモリCは符号部分の内のランダムに１が存在している列902に対応したメモリ、メモリDは階段状に１が存在しているパリティ部分1003に対応したメモリであり、いずれも通常なメモリで構成する。 - 特許庁

To optimize data mapping of a balance code conversion table so that calculation of LLR (Log Likelihood Ratio) in which likelihood of each bit is reflected more appropriately is performed, in the case of adopting LDPC (Low Density Parity Check) to a hologram recording and reproducing system.例文帳に追加

ホログラム記録再生システムにＬＤＰＣを適用した場合において、各ビットの尤度をより適正に反映したＬＬＲの計算が行われるようにバランス符号変換テーブルのデータマッピングを最適化する。 - 特許庁

The program 22 on the RAM 20 is similarly checked in the block unit, and sets a fixed value 34, when an operation result 31 is matched to a corresponding parity code 30, or the operation result 31, when the both are not matched, to a register 36.例文帳に追加

同様にＲＡＭ２０上のプログラム２２もブロック単位でチェックし、演算結果３１と対応するパリティコード３０との一致で固定値３４を、不一致で演算結果３１をレジスタ３６にセットする。 - 特許庁

A parity block 148 is generated by a coupling block 146 and a substantial code word 150 produced as the result is packed by eliminating part or all of the authentication execution packing sequence block 144.例文帳に追加

パリティ・ブロック１４８は、結合ブロック１４６に関して作成され、その結果として生じる本来のコードワード１５０は、認証実行充填シーケンス・ブロック１４４の一部あるいはすべてを削除して、切り詰められる。 - 特許庁

More specifically, the degrees of the signal reliability from the maximum likelihood(ML) decoder and the parity check success/failure from an internal modulation code symbol are iteratively combined in such a manner that an error erasure rate is maximized.例文帳に追加

詳細には、エラー消去率が最大化されるように、最尤（ＭＬ）デコーダからの記号信頼度数と、内部変調コード記号からのパリティ・チェック成功／失敗とが、リード・ソロモン・デコーダにより反復的に組み合わされる。 - 特許庁

A specific rule conversion pattern processing part 52 converts a part coincident with a second data pattern constituted of a parity preservation violation pattern of input information to a corresponding second code pattern according to a second table.例文帳に追加

特定規則変換パターン処理部52は、入力された情報の偶奇性保存違反パターンからなる第２のデータパターンと一致する部分を、第２のテーブルに従って、対応する第２の符号パターンに変換する。 - 特許庁

A base parity check matrix G of dimension m_B×n_B may be used to encode a packet of up to k_B=n_B-m_B information bits to obtain a coded packet or a codeword of n_B code bits.例文帳に追加

ディメンションｍ_Ｂ×ｎ_Ｂの基本パリティチェック行列Ｇは、ｎ_Ｂ個のコードビットの符号化されたパケット又はコードワードを得るために、ｋ_Ｂ＝ｎ_Ｂ−ｍ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁

METHOD AND DEVICE FOR GENERATING PARITY INSPECTION MATRIX, METHOD FOR CORRECTING CODED BIT STRING BY USING ERROR DETECTION CODE, COMPUTER PROGRAM, DEVICE FOR DETECTING ERROR STIPULATED BEFOREHAND AND DEVICE FOR CODING BIT STRING例文帳に追加

パリティ検査行列を発生する方法および装置、エラー検出コードを用いてコード化ビット列を訂正する方法、コンピュータプログラム、予め規定されたエラーを検出するための装置、ならびにビット列をコード化するための装置 - 特許庁

To easily find values Q(0) and S(0) at high speed and to apply highly accurate code analysis to an arbitrary low density parity check codes ( hereafter referred to as LDPC codes).例文帳に追加

容易且つ高速に値Ｑ（０），Ｓ（０）を求め、任意の低密度パリティ検査符号（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ ｃｏｄｅｓ；以下、ＬＤＰＣ符号という。）に対する高精度な符号解析を行う。 - 特許庁

The locations of the sensors S1 and S2 are computed by a code pattern, and it is verified whether the computed locations are displaced from each other by the predetermined number of codes or not and the relationship between both phase angles from the parity of the number of all the graduations.例文帳に追加

そして、これらのセンサＳ１，Ｓ２位置をコードパターンより算出し、この算出した位置が所定のコード数だけ異なっているか否かと、全目盛り数の偶奇性から双方の位相角の関係とを確認する。 - 特許庁

To provide a biphase data error detection circuit which enables a receiving side to detect a data error without attaching an error code such as a parity bit to transmission data and which improves transmission efficiency in biphase data transmission.例文帳に追加

バイフェーズデータ伝送において、パリティビット等の誤り符号を送信データに付加することなく受信側でデータエラー検出を可能にする伝送効率の改善されたバイフェーズデータエラー検出回路を提供する。 - 特許庁