| 意味 | 例文 |
phase errorの部分一致の例文一覧と使い方
該当件数 : 1404件
The phase error Δω is converted to a voltage signal in response to the magnitude and the voltage signal is given to a voltage controlled oscillator 4.例文帳に追加
この位相誤差Δωは、その大きさに応じた電圧信号で電圧制御発振器4に入力される。 - 特許庁
To provide a measuring method for detecting the phase error of reflected waves using the time waveform of detected reflected waves.例文帳に追加
検出された反射波の時間波形を用いて、反射波の位相誤差を検出する計測方法を提供する。 - 特許庁
To detect a phase inverted signal of which the frequency is not specified or of which the frequency error is great.例文帳に追加
周波数が特定されない、及び又は、周波数誤差が大きい位相反転信号を検出できるようにする。 - 特許庁
In the switching regulator, a phase compensating circuit generating a zero point is interposed between differential couples of an error amplifier in the control loop system, in order to aim at stable operation of the control loop system.例文帳に追加
零点をつくることができる位相補償回路を、制御ループ系の中のエラーアンプに内蔵する。 - 特許庁
The modulator 5 is operated to generate a modulation output by the 4-value fixed pattern and generates a non- modulation output, the vector network analyzer 6 receives both the outputs to measure a modulation error, calculates an amplitude error and a phase error and a display section 7 displays the result of measurement on the basis of the calculated amplitude error and phase error.例文帳に追加
一方、変調器5を動作させて、4値固定パターンによる変調出力を発生させると共に、無変調出力を発生させ、両者の出力をベクトルネットワークアナライザ6に供給して、変調誤差の測定をベクトルネットワークアナライザ6により実施し、振幅誤差及び位相誤差を算出して、算出された振幅誤差及び位相誤差に基づいて表示部7において測定結果を表示する。 - 特許庁
A rewritable logic element configuring a phase detector and a phase adjustment device is connected to a clock signal and data signal input stage of a multiplexer circuit so as to detect a phase shift of a data signal with respect to a clock signal and adjust the phase in a way of absorbing the phase shift as a result thereby eliminating a bit error.例文帳に追加
マルチプレクサ回路のクロック信号およびデータ信号入力段に、位相検出器および位相調整器を書き換え可能な論理素子を接続することで、クロック信号に対するデータ信号の位相ずれを検出し、その結果に応じて位相ずれを吸収するように位相を調整し、ビット誤りを無くすことができる。 - 特許庁
To correct only an occurring hold time error having a small value in a state where the hold time error remains in the final phase of design, without adverse effect on others due to timing correction of the hold time error.例文帳に追加
設計終盤で小さな値のホールドタイムエラーが残っているような状態において、発生しているホールドタイムエラーのみを修正し、このホールドタイムエラーのタイミング修正によって他に悪影響を与えないようにすることを課題とする。 - 特許庁
The information equipment is provided with a reception error detecting means 107 for detecting an error in reception data and a phase correcting circuit 108 for changing-over the receivable pulse width range of a reception signal through the use of a detection result by the reception error detecting means 107.例文帳に追加
受信データのエラーを検出する受信エラー検出手段107と、受信エラー検出手段107の検出結果により受信信号の受信可能パルス幅範囲を切り替える位相補正回路108とを有する。 - 特許庁
In the amplitude error correction circuit 3, the amplitude of the Q phase component, for example, is changed by an amplitude change circuit, the error in the amplitude is detected by an amplitude error detection circuit, and the amplitude change is controlled by a second control coefficient application circuit.例文帳に追加
振幅誤差補正回路3では、振幅変化回路が例えばQ相成分の振幅を変化させ、振幅誤差検出回路が振幅の誤差を検出し、第2の制御係数付与回路が当該振幅変化を制御する。 - 特許庁
The minimization of the phase difference between the focus error signal FE or the tracking error signal TE selectable by the input changeover switch 41 and a focus drive signal or a tracking drive signal obtained from these servo error signals is attained.例文帳に追加
入力切替スイッチ41により選択可能なフォーカスエラー信号FEやトラッキングエラー信号TEと、これらのサーボエラー信号から得られるフォーカスドライブ信号やトラッキングドライブ信号の位相差を最小にすることが可能になる。 - 特許庁
The control section 17 controls the amplitude correction circuit 13 and the phase correction circuit 14 with an amplitude correction value and a phase correction value updated according to error information based on the envelope signal created by the digital signal processing section 11 and the error signal.例文帳に追加
制御部17は、デジタル信号処理部11で作成された包絡線信号と誤差信号とによる誤差情報に基づき更新した振幅補正値と位相補正値とで振幅補正回路13と位相補正回路14を制御する。 - 特許庁
In this case, the phase correction amount calculation part 550 calculates the phase correction amount based on magnitude relation between error rate of the feedback information calculated by an error rate calculation part 600 and an integration value of parameters equivalent to complex weighting factors for each slot.例文帳に追加
この際、位相補正量算出部550は、誤り率算出部600で算出されるフィードバック情報の誤り率とスロット毎の複素重み係数に相当するパラメータの積算値との大小関係に基づいて位相補正量を算出する。 - 特許庁
The speed error data and the phase error data are output in a predetermined range set by a value setting part 51 for speed detection and a count value setting part 53, or a value setting part 71 for phase detection and a count value setting part 73, respectively.例文帳に追加
速度誤差データ及び位相誤差データは、それぞれ、速度検出用値設定部51及びカウント値設定部53、又は位相検出用値設定部71及びカウント値設定部73により設定される所定の範囲で出力される。 - 特許庁
Further, the DLL 43 is provided with a limiter 52 for limiting the range of a phase error component and an asymmetrical gain circuit 53 for changing the size of a gain corresponding to the polarity of a phase error, thereby preventing a timing step-out due to phasing and multipath.例文帳に追加
さらに、DLL43に、位相誤差成分のレンジを制限するリミッタ52や、位相誤差の極性に応じてゲインの大きさを変えている非対称ゲイン回路53を設けて、フェージングやマルチパスによるタイミング同期外れの防止を図っている。 - 特許庁
To provide a direct conversion receiver capable of easily and appropriately correcting the phase error of an I-channel video signal and a Q-channel video signal and dealing with the variations in phase error due to the change of receiving frequency or ambient temperature.例文帳に追加
Iチャンネルビデオ信号とQチャンネルビデオ信号の位相誤差の補正を簡易にかつ適切に行うことができ、また、受信周波数の変化、周囲温度の変化等により位相誤差が変動した場合にも対応し得るダイレクトコンバージョン受信機を得る。 - 特許庁
At this time, a controller 11 controls a selector 13 to selectively output a phase error signal (f) stored in a phase error holder 2 to the low-pass filter 3, thus it can keep the lock state where the frequency is stable by suppressing the wander and the jitter.例文帳に追加
このとき、制御部11は選択部13に対し位相差保持部2に記憶された位相誤差信号fをローパスフィルタ3に対し選択出力するよう制御し、ワンダ及びジッタを抑制し周波数安定したロック状態を維持できる。 - 特許庁
To provide a phase error correction method and its system, where the preamble part for synchronization added to a head of a data part of a received OFDM signal is used to reduce the number of times of arithmetic operations, in order to correct phase error in the received OFDM signal.例文帳に追加
受信されたOFDM信号の位相誤差を補正するため、該信号のデータ部の先頭に付加される同期用のプリアンブル部を利用して演算回数の少なくてすむ位相誤差補正方法及び装置を提供することである。 - 特許庁
The circuit generates error counts by comparing the first sampled data and the second sampled data as to whether or not they can differ from each other and calculates the eye size of the received data by obtaining a phase range where the error counts are equal to zero.例文帳に追加
第1及び第2サンプルデータが互いに異なる値であるかの可否を比較してエラー回数を算出し、エラー回数が0である位相区間を求めてアイサイズを算出する。 - 特許庁
An error lead out part 144 detects an error between either of signal points where a CCK-modulated signal has to be arranged and the signal point of a signal obtained by correcting a residual phase difference.例文帳に追加
誤差導出部144は、CCK変調された信号が配置されるべき信号点のいずれかと、残留の位相誤差を補正した信号の信号点との誤差を検出する。 - 特許庁
To provide a CDR circuit which enables the highest speed operation without using high speed pulses for an error signal "error" outputted from a phase comparator circuit and a reference signal "ref".例文帳に追加
位相比較回路の出力であるエラー信号errorおよび基準信号refを高速のパルスとさせず、最速動作を可能とするCDR回路を提供する。 - 特許庁
If the maximum rotational error exceeds the predetermined value, the meshing phase between the gears is regulated so that the rotational error of the output gear with respect to the input gear becomes not greater than a predetermined value.例文帳に追加
また、最大回転誤差が所定値を超える場合には、歯車間の噛合位相を、入力歯車に対する出力歯車の回転誤差が所定値以下になるように規制する。 - 特許庁
The output of an error signal So1 from a multiplication mode phase comparator 31, an error signal So2 from an initial pull-in mode phase comparator 32, and an error signal So3 from a write mode phase comparator 33 to a charge pump circuit 35 is automatically changed over by a control circuit 38 according to the state of a wobble signal WOB or land prepit signal LPP.例文帳に追加
制御回路38によって、逓倍モード位相比較器31からの誤差信号So1、初期引き込みモード位相比較器32からの誤差信号So2及び書き込みモード位相比較器33からの誤差信号So3のチャージポンプ回路35への出力を、ウォブル信号WOB又はランドプリピット信号LPPの状態に応じて自動的に切り換えるようにした。 - 特許庁
To provide an error rate measuring apparatus provided with an automatic search circuit by which the unrequired measurement of an error rate can be eliminated and the time required for detecting the optimum phase of a clock minimum in the error rate can be shortened, and to provide an optimum clock phase detection method therefor.例文帳に追加
本発明の課題は、不必要な誤り率の測定を省略して、誤り率が最小となるクロックの最適位相を検出するまでの時間を短縮することが可能なオートサーチ回路を備える誤り率測定器及び誤り率測定器の最適クロック位相検出方法を提供することである。 - 特許庁
When the phase shifters vary the phases of the cable output signals both positively and negatively, the delay difference of the differential transmission line to be measured is found according to phase variation quantities in both the positive and negative directions when the code error detector detects a code error resulting in a great increase in code error rate.例文帳に追加
そして、位相可変器においてケーブル出力信号の位相を正負両方向に変化させた場合に、符号誤り検出器が顕著な符号誤り率増加となる符号誤りを検出した時の正負両方向における位相変化量に基づいて被測定差動伝送線路の遅延差を求める。 - 特許庁
A correction is made by offset addition and primary conversion, by determining an error in the respective offset, gain and phase of a two-phase signal, by using a large number of data of six pieces or more, with an atctan conversion value of the two-phase signal near to a sine wave as a parameter.例文帳に追加
正弦波に近い2相信号のatctan変換値をパラメータとして、6個以上の多数のデータを用いることにより、2相信号のそれぞれのオフセット、ゲイン、位相の誤差を求め、オフセット加算と一次変換により、補正を行う。 - 特許庁
This device is equipped with a changeover switch MFB which switches phase compensation so as to reconcile the high-speed responsiveness utilizing the gain of an error amplifier EA not provided with a phase compensator and the stability of a control system by being equipped with a phase compensator.例文帳に追加
位相補償を設けない誤差増幅器EAのゲインを利用する高速応答性と位相補償を備えることによる制御系の安定性とを両立するために、位相補償を開閉する切替スイッチMFBを備える。 - 特許庁
To provide a phase detector and a phase-locked loop circuit device which accurately detect an error value due to the relative phase between a local oscillation signal and an input signal received on a PR (a, b, a) channel.例文帳に追加
局部発振信号及びPR(a、b、a)チャンネル上で受信される入力信号との間の相対位相による誤差値を正確に検出する位相検波装置及び方法、及び位相同期ループ回路装置を提供する。 - 特許庁
A phase correcting circuit (108) which corrects the residual frequency error and phase rotation of the output of a pilot subcarrier extracting circuit (105) is controlled by a phase rotation detecting circuit (106) for a pilot subcarrier and a filter (107) which averages its output with time.例文帳に追加
パイロットサブキャリア抽出回路(105)の出力の残留周波数誤差や位相回転を補正する位相補正回路(108)を、パイロットサブキャリアの位相回転検出回路(106)とその出力を時間平均するフィルタ(107)により制御する。 - 特許庁
Accordingly, a sneak signal of which the amplitude and phase may be different in accordance with the phase state of the non-modulated carrier wave can be sufficiently suppressed by a carrier canceler 40 of which the error may be different in accordance with the phase state of the non-modulated carrier wave.例文帳に追加
このため、無変調搬送波の位相状態により振幅、位相が異なってくる回り込み信号を、無変調搬送波の位相状態により誤差の異なるキャリアキャンセラ40で十分に抑圧することができる。 - 特許庁
A phase adjusting section 70 compares the phase of the counter electromotive detection signal BEMF_-EDGE with the phase of a reference signal REF to be a predetermined level at a predetermined timing, and adjusts the duty ratio of the PWM signal Spwm by feedback so that the phase error may be the smallest.例文帳に追加
位相調節部70は、逆起検出信号BEMF_EDGEと、所定のタイミングで所定レベルとなる基準信号REFの位相を比較し、位相誤差が最小となるように、フィードバックによってPWM信号Spwmのデューティ比を調節する。 - 特許庁
To provide a phase-locked loop circuit capable of adaptively correcting an influence of a phase error even in the case of an abrupt phase shift in an environment of frequency selective multipath phasing, a multicarrier CDMA system receiver using the same, and a phase locking method.例文帳に追加
周波数選択性マルチパスフェージングの環境下などでの急激な位相変動が起きた場合でも位相誤差の影響を適応的に補正することが可能な位相同期ループ回路及びこれを用いたマルチキャリアCDMA方式受信機並びに位相同期方法を提供する。 - 特許庁
Then, the output signal of the re-sampling part 220 is subjected to phase comparison with a preliminarily held reference signal, and the clock frequencies of a sampling clock generator 120 are controlled, so that frequency errors and phase errors is eliminated, based on the result of the phase comparison by a clock phase error detecting part 230.例文帳に追加
そして、クロック位相誤差検出部230により、リサンプリング部220の出力信号と予め保持した基準信号とを位相比較し、この位相比較結果に基づき周波数誤差及び位相誤差がなくなるようにサンプリングクロック発生器120のクロック周波数を制御する。 - 特許庁
A phase comparison frequency updating device 19 compares a phase of the position error signal with a phase of the output signal, the setting frequency of the peak filter is varied based on the compared result, and a transfer function deciding a phase of the peak filter is varied in accordance with variation of the setting frequency.例文帳に追加
位相比較周波数更新器19は、位置誤差信号の位相とピーク・フィルタの出力信号の位相とを比較し、比較結果に基づいてピーク・フィルタの設定周波数を変動させ、設定周波数の変動に応じてピーク・フィルタの位相を決める伝達関数を変える - 特許庁
A plurality of phase data are obtained based on each of a plurality of sets of storage data groups being generated during a period when the difference of phase is varied, and the component of error which is superimposed in obtained a plurality of sets of phase information, is reduced based on the phase information.例文帳に追加
位相差の変化期間中に生成された複数組の蓄積データ群のそれぞれに基づいて位相情報が複数個取得されると共に、取得された複数個の位相情報に基づいて、それら位相情報に重畳されている誤差成分が低減される。 - 特許庁
A phase error correction circuit 12 detects a phase difference between a reference clock signal PREF and a multiplied clock signal POUT, and makes correction multiple times in one control cycle to synchronize an output phase of the multiplied clock signal POUR with the reference clock signal PREF depending on the phase difference.例文帳に追加
位相誤差補正回路12は、基準クロック信号PREFと逓倍クロック信号POUTとの位相差を検出し、その位相差に応じて、逓倍クロック信号POURの出力位相を基準クロック信号PREFに同期させる補正を、1制御周期の間に複数回実行する。 - 特許庁
By configuring the VCO using a different tuning element being separately adjusted in proportion to the phase error and by an integral function of the phase error, the 3 dB bandwidth frequency of the linear PLL comes to be mainly dependent on a phase detector gain and a VCO gain provided by the proportional adjustment.例文帳に追加
位相誤差に比例して及び位相誤差の積分関数により別個に調節される別個の同調要素を用いてVCOを構成することにより、線形PLLの3dB帯域幅周波数は、位相検出器利得と比例調節により提供されるVCO利得とに主に依存するものとなる。 - 特許庁
To provide a phase-locked loop (PLL) circuit capable of reducing a phase error amount, without being restricted in a value of a period of a sampling clock, for a horizontal synchronizing signal to be input.例文帳に追加
入力される水平同期信号に対して、サンプリングクロックの周期の値に制約されることなく、位相誤差量を低減することができるフェーズロックドループ回路を提供する。 - 特許庁
A PD 21 calculates an error of phase of a signal with respect to a predetermined reference phase using a synchronous word included in the signal.例文帳に追加
PD21は、信号に含まれている同期ワードを用いて、所定の基準位相に対する信号の位相の誤差を算出し、位相回転部13は、誤差に応じて、信号の位相を補正する。 - 特許庁
To provide an optical disk device capable of controlling the phase of recorded data by recording phase error adjustment without generating any jitters in a recording clock, an information recording method, and an information recording medium.例文帳に追加
記録位相誤差調整により記録クロックにジッターを生じることなく、記録データの位相を制御可能な光ディスク装置、情報記録方法及び情報記録媒体を提供する。 - 特許庁
To provide a phase locked loop (PLL) circuit which is excellent in performance such as phase error and frequency accuracy, is inexpensive, and utilizes a voltage controlled oscillator (VCO) having a wide control voltage input range.例文帳に追加
位相誤差および周波数精度等の性能に優れ、かつ低価格で、広い制御電圧入力範囲を持つ電圧制御発振器を利用したPLL回路を提供する。 - 特許庁
The phase error detecting signal is inputted to a VCO 10 via a loop filter 8 and a D/A converter 9, and a phase of a clock which is that output signal, is synchronized to the regenerative signal.例文帳に追加
位相誤差検出信号は、ループフィルタ8、D/A変換器9を介して、VCO10に入力され、その出力信号であるクロックの位相を再生信号に同期させる。 - 特許庁
Thus, the synthesis section 5 applies three-dimensional synthesis to the signals by using the reception power information R2, the phase information θ4 and a phase weighting angle ϕ to correct at error caused by fluctuation in a reception electric field.例文帳に追加
従って、受信電力情報R2、位相情報θ4及び位相重み付け角φを用いて3次元合成を行ない、受信電界の変動により生じる誤差を補正する。 - 特許庁
To completely eliminate an image signal by eliminating the amplitude shift of an intermediate frequency signal due to a phase error in a phase shifter in an image rejection circuit.例文帳に追加
イメージリジェクションミキサ回路において、移相器における位相誤差に起因する中間周波数信号の振幅のずれを解消し、イメージ信号を完全に除去できるようにする。 - 特許庁
To easily provide a result of shape measurement that is not affected by an error of phase shift occurring when phase shift in an interferometer is performed optically using a plurality of polarizing plates.例文帳に追加
干渉計における位相シフトを複数の偏光板を用いて光学的に行う場合に生じる位相シフトの誤差の影響を受けない形状測定の結果を簡易に得る。 - 特許庁
An exclusive OR operation part 41 outputs a real pulse Pr being an exclusive OR of A and B phase signals with respect to A, B and Z phase signals including the error from an RD converting part.例文帳に追加
RD変換部からの、誤差を含むA,B,Z各相信号に対し、排他的論理和演算部41が、A,B各相信号の排他的論理和である実パルスPrを出力する。 - 特許庁
A wrong phase error signal PE affected by the ghost signal does not be outputted from the phase comparator 213, thereby the stable clock signal CLK is obtained from an oscillator 212.例文帳に追加
位相比較器213よりゴースト信号の影響による誤った位相エラー信号PEが出力されることがなく、発振器212より安定したクロック信号CLKが得られる。 - 特許庁
The phase lock loop is connected to receive a reference clock signal and maintain a relative clock signal shifted in phase from the reference clock signal by an amount depending on the error signal.例文帳に追加
位相同期ループは、基準クロック信号を受信し、相関クロック信号が、基準クロック信号から誤差信号に従った量だけ位相シフトされて維持されるように接続される。 - 特許庁
The phase error to be outputted from the phase comparator 102 is gain-corrected based on a value obtained by multiplying an output of a digital loop filter 103 by a predetermined coefficient A, and inputted into the digital loop filter 103.例文帳に追加
位相比較器102が出力する位相誤差は、デジタルループフィルタ103の出力に所定の係数Aを乗じたものでゲイン補正され、デジタルループフィルタ103に入力される。 - 特許庁
Phases of output signals V3 and V3' of the binarization circuits 34a and 34b are compared with each other by a phase comparator circuit 35 to provide a signal V4 showing the phase difference, an the track error signal.例文帳に追加
位相比較回路35は2値化回路34a及び34bの出力信号V3及びV3’の位相を比較し、位相差を示す信号V4をトラックエラー信号として提供する。 - 特許庁
To provide a transmission method of an orthogonal frequency division multiplexing (OFDM) signal capable of improving compensation accuracy of a residual phase offset by decreasing an estimation error of the residual phase offset caused by IQ imbalance distortion.例文帳に追加
IQインバランス歪みに起因する残留位相オフセットの推定誤差を軽減して残留位相オフセットの補償精度を改善できるOFDM信号の送信方法を提供する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|