「phase error」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a built-in self-inspecting circuit as well as method for measuring error in a phase lock loop(PLL) output clock signal.例文帳に追加

位相ロック・ループ（ＰＬＬ）出力クロック信号における誤差を測定する内蔵自己検査回路および方法を提供する。 - 特許庁

Error correction decoders 154-1 to 154-4 perform correction decoding of the candidate signal whose phase and amplitude are compensated.例文帳に追加

誤り訂正復号化器１５４−１〜１５４−４は、位相と振幅を補償された候補信号に誤り訂正復号を施す。 - 特許庁

IIR (digital filter) 7 outputs a frequency error signal which filters output of the phase comparison circuit 5 by a necessary frequency.例文帳に追加

ＩＩＲフィルタ７は、位相比較回路５出力を所要の周波数でフィルタリングした周波数誤差信号を出力する。 - 特許庁

To compensate for the voltage error components of the zero cross section of sine wave currents of each phase where the dead-time compensation time changes.例文帳に追加

デッドタイム補償遅れ時間が変化する各相の正弦波電流の零クロス部分の電圧誤差成分を補償できる。 - 特許庁

A frequency offset estimate circuit 11 outputs a lock signal 102 when a calculated phase error reaches a prescribed value or below.例文帳に追加

周波数オフセット推定回路１１は、算出した位相誤差がある一定値以下となるとロック信号１０２を出力する。 - 特許庁

Using the carrier phase variation, from which the ionospheric error equivalent is subtracted, a pseudo range after code differential correction is smoothed for a long time.例文帳に追加

この電離層誤差分を取り除いたキャリア位相変化量で、コードディファレンシャル補正後の擬似距離を長時間スムージングする。 - 特許庁

A phase error amount detected when a reproduced signal rises is supplied to a delay circuit 115 and a subtractor circuit 116.例文帳に追加

再生信号の立ち上がり時に検出された位相誤差量が、遅延回路１１５と減算回路１１６に供給される。 - 特許庁

To output a frequency signal which reduces spurious waves even if the phase error accompanying the fraction or dividing of frequency occurs in lock condition.例文帳に追加

ロック状態において分数分周に伴う位相誤差が発生してもスプリアスを低減する周波数信号を出力する。 - 特許庁

To provide frequency error combination logic for a multi-channel data detection system with a phase locked loop for each channel.例文帳に追加

各チャネル用のフェーズ・ロック・ループを有するマルチチャネル・データ検出システムの周波数エラー組み合わせ論理を提供することにある。 - 特許庁

A 1st counter 6 counts a period when the error signal is active, that is, a time when the phase difference takes place.例文帳に追加

第１カウンタ６では、エラー信号がアクティブとなった期間、すなわち位相差が発生している時間をカウントして計時する。 - 特許庁

To provide a means for improving the balance error characteristics of an amplitude and a phase in a primary-tertiary longitudinal coupled duplex mode SAW filter.例文帳に追加

１次−３次縦結合二重モードＳＡＷフィルタの振幅及び位相のバランスエラー特性を改善する手段を得る。 - 特許庁

To properly change over calculation formulae to calculate a phase error between when an ideal reproduction signal value does not include zero and when including zero.例文帳に追加

再生信号の理想値がゼロをとらない場合とゼロをとる場合とで位相誤差計算の演算式を適正に切り換える。 - 特許庁

Next, the error between the frequency V' derived from the M and N set values and the ideal pixel clock frequency V is corrected by the clock phase.例文帳に追加

次にＭ，Ｎ設定値により得られた周波数Ｖ’と理想画素クロック周波数Ｖの誤差をクロック位相により補正する。 - 特許庁

For instance, the phase of an antenna receiving weight vector found out from a channel matrix is rotated to correct a remaining frequency error.例文帳に追加

例えば、チャネル行列から求めたアンテナ受信重みベクトルの位相を回転させることで、残留周波数誤差を補正する。 - 特許庁

An error detector 30 judges whether the movement of each transducing element is good or bad based on the amplitude and the phase of the receiving signal.例文帳に追加

エラー検出器３０は受信信号の振幅及び位相に基づいて各振動素子ごとに動作の良否を判定する。 - 特許庁

To carry out a servo demodulation by appropriately compensating a demodulation error caused by a fluctuation of a reproduction signal amplitude of a phase servo pattern.例文帳に追加

位相サーボパターンの再生信号の振幅が変動して生じた復調誤差を適切に補償してサーボ復調を行う。 - 特許庁

Then, a phase difference (error quantity Δ) between two signals, namely, the extracted signals and a high-frequency signal "vhdc".例文帳に追加

そして、これら抽出された信号と高周波信号ｖｈｄｃとの２つの信号の位相差（誤差量Δ）を算出する。 - 特許庁

The voltage error calculation circuits 12U, 12V, 12W calculate voltage errors Δvu, Δvv, Δvw with the dead-band of each phase U, V, W.例文帳に追加

電圧誤差演算回路１２_U，１２_V，１２_WはＵ，Ｖ，Ｗ各相のデッドバンドによる電圧誤差Δｖ_u，Δｖ_v，Δｖ_wを演算する。 - 特許庁

A QPSK(quadrature phase shift keying) demodulation circuit 421 QPSK-demodulates digital satellite broadcasting signals and outputs them to an error correction circuit 422.例文帳に追加

ＱＰＳＫ復調回路４２１は、デジタル衛星放送信号をＱＰＳＫ復調し、誤り訂正回路４２２に出力する。 - 特許庁

A selector 111 supplies an LPF 112 with a ground signal in place of the phase error amount when the control signal is input.例文帳に追加

セレクタ１１１は、制御信号が入力されると位相誤差量に替えてグランド信号をＬＰＦ１１２に供給する。 - 特許庁

An inputted base band phase signal is supplied to a frequency error detecting part 11 and supplied to an adder 15.例文帳に追加

入力されたベースバンド位相信号は、周波数誤差検出部１１に供給されるとともに、加算器１５に供給される。 - 特許庁

One of their detection results which is smaller in absolute value is selected and outputted as a phase error by a selecting circuit 142.例文帳に追加

そして、これらの検出結果のうち絶対値が小さい方を、位相誤差として選択回路１４２で選択して出力する。 - 特許庁

To provide a PLO circuit which allows a stationary phase error to be easily set without affecting loop characteristics.例文帳に追加

ループ特性に影響を与えることなく、定常位相誤差を簡単に設定することが可能なＰＬＯ回路を提供する。 - 特許庁

To obtain a PLL circuit capable of stably operating with sappressing the steady-state phase error and the jitter to the minimum.例文帳に追加

定常位相誤差を極力少なくすると共に、ジッタを最小限に抑えて安定な動作が可能なＰＬＬ回路を得る。 - 特許庁

Additionally, error signal combination logic comprises receiving error information of a signal relevant to a phase locked loop with respect to each channel; combination logic configured to combine the received error signal information and generate a combined error signal, weighting the received error signal information from each channel, for example with reliability information.例文帳に追加

さらに、エラー信号組み合わせ論理は、各チャネルに関するフェーズ・ロック・ループに関連する信号のエラー情報を受信することと、受信エラー信号情報を結合し、結合されたエラー信号を生成し、たとえば、信頼性情報により、各チャネルからの受信エラー信号情報に重みを付けるように構成された組み合わせ論理とを含む。 - 特許庁

A selector 130 switches the phase of the clock supplied from the frequency dividing circuit 120 to the error detecting circuit 140 according to a clock select signal S on which the detection result of the error detecting circuit 140 is reflected when the timing error is detected.例文帳に追加

セレクタ１３０は、エラー検出回路１４０の検出結果が反映されたクロック選択信号Ｓに基づき、タイミングエラーが検出された場合、分周回路１２０からエラー検出回路１４０に与えられるクロックの位相を切り替える。 - 特許庁

When the frequency error of the regenerated carrier is sufficiently suppressed, a burst section carrier error detection circuit 120 detects a carrier phase error for a burst signal period for synchronization acquisition from the frame synchronization timing detected by the frame detection circuit 118.例文帳に追加

再生キャリアの周波数誤差が十分抑圧されると、フレーム検出回路１１８で検出されたフレーム同期タイミングからバースト部キャリア誤差検出回路１２０で同期捕捉用バースト信号期間のキャリア位相誤差が検出される。 - 特許庁

A comparator 22 compares the mismatched bit number 112 with an error permission bit number 114 stored in an error permission memory 20 to generate a phase detection signal 116, and a timing control circuit 24 corrects the phase of a data incorporating clock 120 on the basis of the signal 116.例文帳に追加

比較器22では、不一致ビット数112と誤り許容メモリ20に格納されている誤り許容ビット数114とを比較して位相検出信号116を生成し、タイミング制御回路24では位相検出信号116に基づいてデータ取り込みクロック120の位相を補正する。 - 特許庁

To provide a receiver capable of improving an image removal ratio while reducing a load of hardware and the load of processing by correcting a phase error and an amplitude error which occur due to an analog element such as a multiplier (mixer) and a 90° phase shifter by digital signal processing.例文帳に追加

乗算器（ミキサ）や、９０°移相器等のアナログ素子に起因して発生する位相誤差、振幅誤差を、デジタル信号処理により補正することにより、ハードウェアの負荷や処理の負荷を小さく抑えたまま、イメージ除去比を向上できる受信機を提供する - 特許庁

To accurately obtain a phase error value between a reproduced signal and an oscillator output, when a tilt of the oscillator output value is in either of positive or negative in order to improve the detection accuracy of a phase error detection circuit used for a digital PLL circuit.例文帳に追加

ディジタルＰＬＬ回路に用いられている位相誤差検出回路の検出精度向上のため、発振器出力値の傾き値が正負のいずれにおいても、再生信号と発振器出力値との位相誤差値を正確に得ることを目的としている。 - 特許庁

The delay quantity control unit 106 controls the increase/decrease of the delay quantity set at present in variable delay units 107 and 108 from both the phase error quantity outputted form the phase error calculating unit 104 and the synchronous state outputted form the synchronous state deciding unit 105.例文帳に追加

遅延量制御部１０６は位相誤差算出部１０４から出力される位相誤差量と同期状態判定部１０５から出力される同期状態から、可変遅延器１０７および１０８に現在設定している遅延量の増減を制御する。 - 特許庁

An adaptability gain can/or phase adjustment control device for reducing adjustment accuracy and increasing a convergence speed for a large error signal (separated from zero) and adjusting gain and a phase at high accuracy for an error signal (close to zero) is provided.例文帳に追加

（ゼロから離れた）大きな誤差信号に対しては、調整精度を低下させて、収束速度を速めると共に、（ゼロに近い）誤差信号に対しては高い精度でゲイン及び位相の調整を行う適応性ゲイン及び／又は位相調整制御装置を提供する。 - 特許庁

The tracking error detecting device has constitution in which the phase difference can be highly accurately detected without being affected by the output noise of a binarization comparator during phase difference detection by applying disturbance to the threshold of the binarization comparator which is a target for phase comparison.例文帳に追加

位相比較の対象となる２値化コンパレータの閾値に対して外乱を印加することで、位相差検出時における２値化コンパレータの出力ノイズに影響されることなく、高精度に位相差を検出することができる構成としたものである。 - 特許庁

The signal generating unit 13 detects phase states of the distributed multiphase clock MP1 and, based on the detected phase states, generates analog voltage signals LV0 and LV1 having a voltage value indicative of a phase error in the multiphase clocks MP1.例文帳に追加

信号生成部１３は、当該分配された多相クロックＭＰ１の位相状態を検出し、当該検出された位相状態に基づいて多相クロックＭＰ１の位相誤差を表す電圧値を持つアナログ電圧信号ＬＶ０，ＬＶ１を生成する。 - 特許庁

An error detector 13 obtains power information r, a power difference ΔG and a phase difference Δθ from the power information and phase information obtained from signals Ich7 and Qch7 and the power information and the phase information obtained from the signals Ich6 and Qch6.例文帳に追加

誤差検出器１３は信号Ｉｃｈ７，Ｑｃｈ７から得られる電力情報、位相情報と、信号Ｉｃｈ６，Ｑｃｈ６から得られる電力情報、位相情報とから、電力情報ｒ、電力差ΔＧ、位相差Δθを得る。 - 特許庁

A phase comparator 10 performs phase comparison by comparing a reference clock counter value obtained by counting a reference clock with a reproduction clock step value addition result obtained by adding a supplied reproduction clock step value and latching at the timing of reproduction clock thus detecting a phase error.例文帳に追加

位相比較部１０は基準クロックをカウントした基準クロックカウンタ値と、供給された再生クロックステップ値を加算して再生クロックのタイミングでラッチした再生クロックステップ値加算結果との位相比較を行い、位相誤差を検出する。 - 特許庁

An arrival point phase regulator 5 adjusts the acceleration rate of the output frequency or controlled variables of frequency of the frequency operation portion according to an error between the phase of the AC power source and that of the inverter output to synchronize the phase at the arrival point.例文帳に追加

到達点位相レギュレータ５は、交流電源の位相とインバータ出力の位相との誤差に応じて周波数演算部の出力周波数の加速レートまたは周波数制御量を調節し、到達点での位相を同期させる。 - 特許庁

A phase error of the clock is detected by detecting the phase rotation amount of each sub carrier in one symbol from the Fourier transform output of a received orthogonal frequency division multiplex signal, and phase- locked loop corrects the clock signal.例文帳に追加

受信した直交周波数分割多重信号のフーリエ変換出力から、１シンボル内の各副搬送波の位相回転量を検出することによってクロックの位相誤差を検出し、フェーズ・ロックド・ループによってクロック信号を補正する。 - 特許庁

A rotation phase angle estimating means extracts a feature quantity proportional to a rotation phase angle estimation error from the inductance matrix and estimates the rotation phase angle by controlling so that the feature quantity converges on the predetermined target value.例文帳に追加

回転位相角推定手段は回転位相角推定誤差に比例する特徴量を前記インダクタンス行列から抽出し、該特徴量が所定の目標値に収束するように制御することによって前記回転位相角を推定する。 - 特許庁

To provide a signal processor with which exact phase synchronism is established and equalization characteristics are not degraded by the competition of phase synchronizing processing and adaptive equalizing processing by generating a clock signal while detecting a phase error from an adaptively equalized signal.例文帳に追加

再生ないし受信した信号からのデータ検出に際し、適応等化後の信号から位相誤差を検出してＰＬＬによりクロック信号を発生すると、ＰＬＬと適応等化の動作が互いに競合し十分な等化ができなくなってしまう。 - 特許庁

To provide an antenna measuring device and a measuring method capable of measuring precisely excitation amplitudes and phases of each antenna element in consideration of amplitudes and phase errors of phase shifters and the amplitude and the phase error of a combined electric field in the operation state of all element antennas.例文帳に追加

移相器の振幅・位相誤差と全素子アンテナ動作状態における合成電界の振幅・位相誤差を考慮し、各アンテナ素子の励振振幅・位相を精度よく測定できるアンテナ測定装置および測定方法を得る。 - 特許庁

A phase controller converts an error k of the number n of addition times of addition synchronized with the phase command θ to the phase of commercial power voltage v into an absolute value by an absolute value converter 16, and if the value is at or over a default, it requests emergency stoppage.例文帳に追加

位相制御部は商用電源電圧ｖの位相に対する位相指令値θと同期した加算回数ｎの誤差ｋを絶対値変換部１６により絶対値に変換して、その値が既定値以上であれば異常停止要求を行う。 - 特許庁

After matching the phases between the measured data by rotating the found phase error amount relative to the measured data, the data are added.例文帳に追加

求まった位相誤差量を計測データに対して回転させることにより計測データ間の位相を合わせた後、データ加算を行う。 - 特許庁

To provide a carrier frequency demodulator that can simultaneously decrease a frequency offset of a carrier and a phase error.例文帳に追加

本発明は、搬送波の周波数オフセット及び位相誤りを同時に減少可能な搬送波周波数復元装置を提供する。 - 特許庁

The respective multiplication results are added, an average value is then calculated, and a narrowband frequency error is detected on the basis of the phase of the average value.例文帳に追加

各乗算結果は加算された後、平均値が求められ、この平均値の位相から狭帯域周波数誤差が検出される。 - 特許庁