「polymetal」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A polymetal gate electrode 103 is formed on a silicon substrate 100 via a gate insulation film 102.例文帳に追加

シリコン基板１００の上には、ゲート絶縁膜１０２を介してポリメタルゲート電極１０３が形成されている。 - 特許庁

As the material gas of the silicon nitride film on a polymetal gate, a tetrachlorosilane (SiCl_4) which does not contain a hydrogen (H) is used.例文帳に追加

また、ポリメタルゲート上のシリコン窒化膜の原料ガスに、水素（Ｈ）を含まないテトラクロロシラン（ＳｉＣｌ_4 ）を使用する。 - 特許庁

To lower interface resistance between a polysilicon film and a high- melting point metal film, in a gate electrode having a polymetal structure.例文帳に追加

ポリメタル構造を有するゲート電極において、ポリシリコン膜と高融点金属膜との間の界面抵抗を低くする。 - 特許庁

To enhance an operating speed of a MOS transistor by a method wherein the influences of a distribution interface resistance in a polymetal gate electrode is decreased.例文帳に追加

ポリメタルゲート電極における分布界面抵抗の影響を低減することにより、ＭＯＳトランジスタの動作速度を向上させる。 - 特許庁

To further reduce a junction leakage in a MOSFET having a gate electrode of a polymetal structure, in particular, in a memory cell transistor of a DRAM.例文帳に追加

ポリメタル構造のゲート電極を有するＭＯＳＦＥＴ、特に、ＤＲＡＭのメモリセルトランジスタの接合リークをよりいっそう低減する。 - 特許庁

To provide a semiconductor device, where voltage transfer of a polymetal gate electrode is prevented from being delayed by decreasing interfacial resistance of a polysilicon film.例文帳に追加

ポリシリコン膜における界面抵抗を低下させて、ポリメタルゲート電極における電圧の伝達の遅延防止が可能な半導体装置を得る。 - 特許庁

To provide a technique which can improve an operating speed of a semiconductor device having a MISFET by reducing the contact resistance of a polymetal gate.例文帳に追加

ポリメタルゲートの接触抵抗を低減して、ＭＩＳＦＥＴを有する半導体装置の動作速度の向上を図ることのできる技術を提供する。 - 特許庁

To provide a semiconductor device having a polymetal gate electrode that is provided with a barrier film formed from a TiN film and a buffer layer, and to provide its manufacturing method.例文帳に追加

ＴｉＮ膜及びバッファ層から形成されるバリアー膜を備えるポリメタルゲート電極を持つ半導体素子及びその製造方法を提供する。 - 特許庁

A plug 112 is buried in a contact hole 111 formed in an interlayer insulation film 110n deposited on the polymetal gate electrode 103.例文帳に追加

ポリメタルゲート電極１０３の上に堆積された層間絶縁膜１１０ｎに形成されたコンタクトホール１１１にはプラグ１１２が埋め込まれている。 - 特許庁

Thus, the cause of an electron trap is eliminated by reducing the hydrogen (H) contained in the film, and the diffusion of the hydrogen (H) in the polymetal gate can be prevented.例文帳に追加

そのため、膜中に含まれる水素（Ｈ）を低減させて電子トラップの原因を排除し、ポリメタルゲートへの水素（Ｈ）拡散を防止することができる。 - 特許庁

The three layer polymetal gate layer 11 is not exposed but covered with an oxidation preventive film 7 composed of a material having an oxygen diffusion rate lower than that of silicon.例文帳に追加

そして、３層ポリメタルゲート１１が露出することなく、ポリシリコンより酸素の拡散速度の遅い材料からなる酸化防止膜７で覆われる。 - 特許庁

A laminate film, composed of the polysilicon film 12, the titanium nitride barrier metal layer 13 and the tungsten film 14, is patterned to form polymetal gate electrodes.例文帳に追加

これらのポリシリコン膜１２、バリアメタル層１３及びタングステン膜１４からなる積層膜がパターニングされることによりポリメタルゲート電極が形成されている。 - 特許庁

The polymetal gate electrode 103 comprises: a polysilicon film 104 of a lower layer; a barrier metal layer 105 composed of a tungsten nitride film; and a metal film 106 of an upper layer composed of a tungsten film.例文帳に追加

ポリメタルゲート電極１０３は、下層のポリシリコン膜１０４と、窒化タングステン膜からなるバリアメタル層１０５と、タングステン膜からなる上層の金属膜１０６とからなる。 - 特許庁

A smile oxide film 6 functioning as a gate oxide film is formed beneath the three layer polymetal gate layer 11 consisting of a doped polysilicon layer 4, a tungsten layer 5 and an SiON layer 8.例文帳に追加

ドープドポリシリコン層４、タングステン層５及びＳｉＯＮ層８からなる３層ポリメタルゲート１１下にゲート酸化膜として機能するスマイル酸化膜６が形成される。 - 特許庁

To secure the shape of the gate electrode at the time of etching the gate electrode of polymetal structure and to improve the etching selection ratio with respect to an etching stopper film constituted of silicon nitride.例文帳に追加

ポリメタル構造のゲート電極をエッチング加工する際、ゲート電極の形状を確保すると共に、窒化シリコンからなるエッチングストッパ膜に対するエッチング選択比を向上させる。 - 特許庁

The smile oxide film 6 is formed by corrosion in the vicinity of the edge of the doped polysilicon layer 4 such that the three layer polymetal gate layer 11 becomes thicker beneath the vicinity of edge than beneath the central part.例文帳に追加

このスマイル酸化膜６は、３層ポリメタルゲート１１のエッジ近傍下が中央部下より膜厚が厚くなるようにびドープドポリシリコン層４のエッジ近傍に浸食して形成される。 - 特許庁

This manufacturing method is carried out though a manner where a gate electrode of polymetal structure composed of a polysilicon 2, a tungsten nitride 3, and a tungsten 4 is formed on a silicon substrate 10 through an RIE method where a silicon nitride film 5 is used as a mask.例文帳に追加

シリコン窒化膜５をマスクとするＲＩＥにより、シリコン基板１０上には、ポリシリコン２、窒化タングステン３及びタングステン４からなるポリメタル構造のゲート電極が形成される。 - 特許庁

To obtain a semiconductor device of a structure, where boron in a polysilicon film is diffused into the side of a barrier film and the polysilicon film is surely prevented from being depleted in a P-type polymetal gate, and the manufacturing method of the semiconductor device.例文帳に追加

ｐ型ポリメタルゲートにおいて、ポリシリコン中のホウ素がバリア膜側に拡散し、ポリシリコンが空乏化するのを確実に防止した、半導体装置とその製造方法の提供が望まれている。 - 特許庁

To provide a semiconductor device for forming a bird's beak oxide layer with proper film thickness, and for suppressing the taper of the end of the bird's beak oxide layer in the case of forming the gate electrode of a polymetal structure.例文帳に追加

ポリメタル構造のゲート電極の形成に際して、バーズピーク酸化層を適度な膜厚に形成しつつ、バーズピーク酸化層の端部の尖りを抑制できる半導体装置の製造方法を提供する。 - 特許庁

To obtain a method for manufacturing a semiconductor device capable of suppressing an increase in a gate resistance even when an impurity introduced into a semiconductor film is diffused in a barrier film in the device having a polymetal gate.例文帳に追加

ポリメタルゲートを備える半導体装置に関して、半導体膜内に導入された不純物がバリア膜内へ拡散した場合でも、ゲート抵抗の上昇を抑制し得る、半導体装置の製造方法を得る。 - 特許庁

To provide the manufacturing method of a semiconductor device and the semiconductor device itself, whereby even if its polymetal gate electrode is subjected to a heat treatment, the increase in the sheet resistance of its gate electrode can be prevented and enables its gate electrode to be fine.例文帳に追加

ポリメタルゲート電極に熱処理を施してもゲート電極のシート抵抗の上昇を防ぐことができ、ゲート電極を微細化し得る半導体装置の製造方法および半導体装置を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device which can reduce a content of fluorine, does not generate a film peeling, can obtain a superior transistor charactetistic, and which has a polymetal wiring structure composed of a polycrystal silicon film, a reaction preventing film, and a tungsten film.例文帳に追加

弗素の含有量を低減でき、膜剥がれがなく、良好なトランジスタ特性を得ることのできる多結晶シリコン膜、反応防止膜、タングステン膜からなるポリメタル配線構造を有する半導体装置の製造方法を提供する。 - 特許庁

To solve the problem that a contact resistance in an interface between silicon films is increased by the mutual diffusion of dopants between the p-type silicon and the n-type silicon through a high-melting point metal and a metal nitride film formed above the silicons, in a dual polymetal gate electrode.例文帳に追加

デュアルポリメタルゲート電極において、ｐ型シリコンの不純物とｎ型シリコンの不純物がその上に形成した高融点金属や金属窒化膜などを介して相互に拡散することによりシリコン膜界面の接触抵抗が増大する。 - 特許庁

To provide a semiconductor device, equipped with a gate electrode of polymetal laminated structure composed of a polysilicon film and a metal film, and to provide a method for manufacturing the same, where the gate electrode of a PMOSFET can be prevented from being depleted.例文帳に追加

ポリシリコン膜と金属膜とを積層したポリメタル構造のゲート電極を有する半導体装置及びその製造方法に関し、ＰＭＯＳＦＥＴのゲート電極の空乏化を抑制しうる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a p-type semiconductor element with which the surface of a polysilicon layer can be oxidized selectively and, in addition, can suppress the threshold voltage fluctuation of a semiconductor element caused by post-oxidation as much as possible, when the post- oxidation is performed on a gate electrode having a polymetal structure.例文帳に追加

ポリメタル構造を有するゲート電極に対する後酸化を行うとき、ポリシリコン層の表面を選択的に酸化することができ、しかも、後酸化に起因した半導体素子の閾値電圧の変動を出来る限り抑制し得るｐ形半導体素子の製造方法を提供する。 - 特許庁

This is a semiconductor device having a gate insulating film formed on a semiconductor substrate, a conductive polysilicon film laminated on the gate insulating film in order from the semiconductor substrate's side, a first metal silicide film, a barrier film, and a polymetal gate electrode formed from a metal film.例文帳に追加

半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に半導体基板側から順に積層された導電性ポリシリコン膜、第１金属シリサイド膜、バリアー膜、及び金属膜から形成されるポリメタルゲート電極と、を備える半導体素子である。 - 特許庁

Single wafer-cleaning treatment is performed at a room temperature (23°C) for about one minute, using mixed liquid among hydrofluoric acid, hydrogen peroxide, hydrochloric acid, and water as a cleaning liquid, when cleaning a semiconductor substrate 1 after formation of a polymetal structure of gate electrode 7 on the semiconductor substrate 1.例文帳に追加

半導体基板１上にポリメタル構造のゲート電極７を形成した後、半導体基板１を洗浄する際に、洗浄液として、フッ酸と、過酸化水素と、塩酸と、水との混合液を用い、１分間程度、室温（２３℃）中で枚葉洗浄処理を施すようにした。 - 特許庁

A method for manufacturing toner comprises mixing a sulfonated polyester resin, a colorant, and a coagulant; heating the resulting sulfonated polyester mixture; adding a polymetal halide and an anionic latex to form coated toner particles; and heating the coated toner particles.例文帳に追加

スルホン化ポリエステル樹脂と、着色剤と、凝集剤とを混合することと、生成したスルホン化ポリエステル混合物を加熱することと、ポリ金属ハロゲン化物とアニオン性ラテックスとを添加して、被覆されたトナー粒子を形成することと、被覆されたトナー粒子を加熱することと、から成る、トナーの製造方法。 - 特許庁

There are at least provided a silicon substrate 1, a polymetal gate electrode comprising a laminating structure of a high melting-point metal film 5 and a polycrystal silicon film 3 which is provided on the silicon substrate 1 through a gate insulating film 2, and a damascene gate cap 11 provided on an upper surface 19 and a side surface 20 of the high melting-point metal film 5.例文帳に追加

シリコン基板１と、シリコン基板１の上にゲート絶縁膜２を介して配置された、高融点金属膜５と多結晶シリコン膜３の積層構造を有するポリメタルゲート電極と、高融点金属膜５の上面１９及び側面２０に配置されたダマシンゲートキャップ１１とを少なくとも有する。 - 特許庁

A Co silicide layer 17 is formed as a cap layer in a specified region of a silicon substrate 1 provided with a polymetal gate electrode 9 including tungsten by using a TiN film 16, and the TiN film 16 is wet-etched using an H_2SO_4 solution, for example, so that a TiN/W selection ratio becomes 5 or larger.例文帳に追加

タングステンを含むポリメタルゲート電極９が設けられたシリコン基板１の所定の領域に、キャップ膜としてＴｉＮ膜１６を用いてＣｏシリサイド層１７を形成した後、ＴｉＮ／Ｗ選択比が５以上となるように、ＴｉＮ膜１６に対して例えばＨ_2ＳＯ_4溶液を用いてウェットエッチングを行なう。 - 特許庁

The first common gate 10G is in a polymetal electrode structure in a first CMOS inverter 10, but in the second CMOS inverter 20, a gate insulating film 32 and a gate lower layer 33 are broken and a bimetal layer 34 and a gate upper layer 35 are electrically connected to a contact area 21dc of the p-type drain diffusion layer 21d.例文帳に追加

第１共有ゲート１０Ｇは、第１のＣＭＯＳインバータ１０においてはポリメタル電極構造であり、第２のＣＭＯＳインバータ２０においては、ゲート絶縁膜３２及びゲート下部層３３が途切れ、バリアメタル層３４及びゲート上部層３５がｐ型ドレイン拡散層２１ｄのコンタクト領域２１ｄｃと電気的に接続している。 - 特許庁