「programmable array logic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a programmable logic array which includes programmable default outputting multiplexers.例文帳に追加

プログラマブルデフォルト出力マルチプレクサを含むプログラマブル論理アレイの提供 - 特許庁

A mask-programmable logic device includes a programmable gate array part.例文帳に追加

プログラマブルゲートアレイ部を備えるマスクプログラマブル論理装置を提供する。 - 特許庁

DYNAMIC PROGRAMMABLE LOGIC ARRAY CONTAINING ENABLE DEVICE例文帳に追加

イネーブル装置を含む動的でプログラム可能なロジッグアレイ - 特許庁

PROGRAMMABLE LOGIC CELL ARRAY CIRCUIT AND ITS INITIALIZING METHOD例文帳に追加

プログラマブル論理セルアレイ回路及びその初期化方法 - 特許庁

BASIC CELL AND BASIC CELL TWO-DIMENSIONAL ARRAY FOR PROGRAMMABLE LOGIC LSI例文帳に追加

プログラマブルロジックＬＳＩの基本セル及び基本セル２次元アレイ - 特許庁

By interposing a device such as a PLD (Programmable Logic Device) or an FPGA (Field Programmable Gate Array) between the controller and the devices, the controller can easily establish the communication with the plurality of devices by one I/F.例文帳に追加

このコントローラとデバイスとの間にＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のデバイスを介する事により、コントローラからは一つのＩ／Ｆで複数のデバイスと容易に通信を確立することができる。 - 特許庁

The MPU 9 reads circuit data from an ROM 23, and writes the circuit data in an FPGA(field programmable gate array) or a PLD(programmable logic device) as a logic device 22.例文帳に追加

ＭＰＵ９は、ＲＯＭ２３から回路データを読み出し、ロジック・デバイス２２としてのＦＰＧＡあるいはＰＬＤ等に書き込む。 - 特許庁

To easily prepare and change a logic circuit diagram on which an FPGA(field programmable gate array)/PLD(programmable logic device) is mounted without accompanying an increase in man-hour or quality degradation of the circuit diagram.例文帳に追加

ＦＰＧＡ／ＰＬＤを搭載した論理回路図の作成や変更を、工数膨大化や回路図の品質低下を伴わずに容易に行う。 - 特許庁

The programmable logic array includes an AND plane and an OR plane.例文帳に追加

本発明に従うプログラマブルロジックアレイは、ＡＮＤプレーンとＯＲプレーンとを含む。 - 特許庁

To provide a dynamic programmable logic array containing enable devices.例文帳に追加

イネーブル装置を含む動的でプログラム可能なロジッグアレイを提供する。 - 特許庁

As a logic element, a commercial field programmable gate array can be used.例文帳に追加

論理素子として、市販のフィールドプログラマブル・ゲート・アレイを用いることが可能である。 - 特許庁

To obtain an integrated programmable logic cell which realizes a programmable logic means, a programmable connecting means, and a memory means and has a simple constitution by arranging basic circuits in the form of a two-dimensional array.例文帳に追加

プログラマブル論理手段として機能するセルの入出力を確保するために必要となる、プログラマブル結線手段として機能するセルの必要量を、セルの回路量増加を抑えたままで削減する。 - 特許庁

A FPGA (field programmable gate array) 25a, CPLDs (complex programmable logic devices) 25b, 25c and 25d, a PLD (programmable logic device) 27, SRAMs 28a and 28b, and a flash memory 23 are installed on an LSI integrated board 21A.例文帳に追加

ＬＳＩ集合基板２１Ａには、ＦＰＧＡ（２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、ＰＬＤ２７と、ＳＲＡＭ２８ａ、２８ｂと、フラッシュメモリ２３が搭載されている。 - 特許庁

A programmable logic gate cell array 20 includes: a plurality of logic gate cells 50A to 50B; and programmable interconnections 40A to 40N adapted to establish interconnection among the logic gate cells 50A to 50B.例文帳に追加

プログラム可能論理ゲートアレイ２０は、複数の論理ゲートセル５０Ａ〜５０Ｂと、論理ゲートセル５０Ａ〜５０Ｂ間を相互接続するように構成されたプログラム可能な相互接続４０Ａ〜４０Ｎとを含む。 - 特許庁

Employing the programmable logic array and a dynamic programmable gate can considerably improve the efficiency of logic blocks almost, without the need for adding of the circuit region.例文帳に追加

プログラマブル論理アレイと動的プログラマブル・ゲートを用いることで、回路領域をほとんど追加することなく論理ブロックの効率が大幅に改良される。 - 特許庁

Digital image processing in an effective pixel period is performed while 1st internal logic description is written in a field programmable gate array 106.例文帳に追加

フィールドプログラマブルゲートアレイ１０６に第１の内部論理記述を書き込んだ状態で有効画素期間のディジタル画像処理を行う。 - 特許庁

The method and the device activate so as to complement a programmable logic array(PLA) used for a high-speed microprocessor design.例文帳に追加

本発明に従った方法及び装置は、高速マイクロプロセッサ設計に用いられるプログラマブル論理アレイ（ＰＬＡ）を補足するように働く。 - 特許庁

Consequently, the operation speed of the programmable logic array is made high in response to an input signal inputted lately and a standby electricity is reduced.例文帳に追加

これにより、遅い入力信号に応じてプログラマブルロジックアレイの動作速度を早くでき、待機電力を減らすことができる。 - 特許庁

To provide a basic array and basic cell two-dimensional array for programmable logic LSI which can freely change the ratio between wiring resources and logical resources in accordance with the configuration of a realized circuit by correcting the weak point of programmable logic LSIs that the ratio between wiring resources and logical resources is fixed.例文帳に追加

物理的な論理資源と配線資源との比が固定していると、ある回路を実現したときには配線資源が余り（配線セルが使われない）、別の回路を実現したときには論理資源が余る（論理セルが使われない）という問題を解決する。 - 特許庁

Pin assignment information of an FPGA(field programmable gate array)/PLD(programmable logic device) component and a substrate is extracted from data of a logic circuit diagram of the substrate with the FPGA/PLD component mounted, and the pin assignment information is used to prepare a pin correspondence table for regulating the pin assignment of the FPGA/PLD component on the substrate.例文帳に追加

ＦＰＧＡ／ＰＬＤ部品を搭載した基板の論理回路図のデータからＦＰＧＡ／ＰＬＤ部品及び基板のピンアサイン情報を抽出し、このピンアサイン情報を用いて基板上におけるＦＰＧＡ／ＰＬＤ部品のピンアサインを規定するピン対応表を作成する。 - 特許庁

To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。 - 特許庁

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

In the case of performing logic compiling, a switch 160 is switched over, a compile program is loaded onto a logic device FPGA(field programmable gate array) 120 from a memory 140, and design data stored in a magnetic disk 150 are applied to the logic device FPGA 120 through a memory 170.例文帳に追加

論理コンパイルを行う場合、スイッチ１６０を切換え、メモリ１４０よりコンパイルプログラムを論理デバイスＦＰＧＡ１２０にロードし、磁気デイスク１５０に格納された設計データをメモリ１７０を介して論理デバイスＦＰＧＡ１２０に印加する。 - 特許庁

The CPU logic and the debug logic are formed by an FPGA (Field Programmable Gate Array) where an arbitrary logic can be written, and they are connected so as to cooperatively operate, there by achieving flexible response to the change in specifications of the CPU to be debugged on the user system.例文帳に追加

上記ＣＰＵ論理と、上記デバッグ論理とを、それぞれ任意の論理を書込み可能なＦＰＧＡによって形成し、且つ、それらが互いに協調して動作可能に結合することで、ユーザーシステム上のデバッグ対象ＣＰＵの仕様の変更に柔軟に対応できるようにする。 - 特許庁

By rewriting the content of a programmable gate array in a sub routine of each process, the same function of a logic circuit of an exclusively necessary function is realized in a programmable gate array of a scale smaller than the scale for including the logic circuit for all the functions with respect to the printing, image reading, reading and writing operation for magnetic information in a multiple function printer, the material cost can be reduced.例文帳に追加

多機能プリンタの印字やイメージリード、磁気情報の読み書き動作に対して、シーケンスに従い排他的に必要な機能の論理回路を各処理のサブルーチンの中でプログラマブルゲートアレイの中身を書換えることにより全ての機能の論理回路が入る規模より小さい規模のプログラマブルゲートアレイで同じ機能を実現し材料費を低減することができる。 - 特許庁

The instructions are stored in the memories to be used for transferring the configuration data to programmable configuration points in the configurable logic array 15 in response to the initialization.例文帳に追加

命令は、設定データを初期化に応答して設定可能ロジックアレイ１５内のプログラム可能な設定ポイントへ転送するのに使用するメモリに格納される。 - 特許庁

The gate array part contains a circuit element that is programmed to perform a certain logic function that corrects problems associated with implementing a preexisting circuit design in a mask-programmable device.例文帳に追加

前記ゲートアレイ部は、マスク−プログラマブル装置内の既存の回路設計の実行に関連する問題を補正する一定の論理機能を実行するためにプログラムされる回路素子を含む。 - 特許庁

The hardware decryption processor 104 is operable, when power is applied, to decrypt the encrypted configuration program and to configure a programmable array 108 of a logic element.例文帳に追加

ハードウェア復号プロセッサ１０４は、電力が投入されると、暗号化されたコンフィグレーションプログラムを復号し、論理素子のプログラマブルアレイ１０８を構成する。 - 特許庁

This recognition system is provided with at least two field- programmable logic array devices, preprocesses data from various different medium inputs and provides a feature extraction vector to a common vector input port.例文帳に追加

認識システムは、少なくとも２つのフィールドプログラマブルロジックアレイデバイスを含み、異なる別個のメディア入力からのデータを前処理し、特徴抽出ベクトルを共通のベクトル入力ポートへ提供する。 - 特許庁

The DPLA (Dynamic Programmable Logic Array) uses enable devices, each of which outputs the result of an OR operation to each output line eliminating the clock signal within the OR plane.例文帳に追加

本発明のＤＰＬＡ（Ｄｙｎａｍｉｃ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）はＯＲプレーン内のクロック信号を除去して各出力ラインにＯＲ演算の結果を提供するイネーブル装置が使用される。 - 特許庁

To improve accuracy of prototyping verification using an FPGA (Field Programmable Logic Array) by creating a state wherein an indefinite value is substituted in a flip-flop to allow reset operation verification in prototyping verification using the FPGA.例文帳に追加

ＦＰＧＡを用いたプロトタイピング検証において、フリップフロップに不定値が代入されている状態を作り出すことでリセット動作検証を可能にし、ＦＰＧＡを用いたプロトタイピング検証の精度を向上させる。 - 特許庁

In a programmable logic device 10, plural large areas 20 arranged in a second-dimensional array constituted of crossing lines and columns are provided on this device.例文帳に追加

プログラマブルロジックデバイスは、交差する行および列からなる二次元の配列内に配置された複数の大領域をこのデバイス上に備える。 - 特許庁

To effectively prevent reduction of continuous working ratio due to a situation in which the logic of FPGA (field programmable gate array) for controlling picture capturing processing is rewritten by noise carelessly.例文帳に追加

画像の取込処理制御用のＦＰＧＡ（フィールドプログラマブルゲートアレイ）のロジックがノイズなどにより不用意に書き換えられる事態に起因した連続稼働率の低下を効果的に防止すること。 - 特許庁

To shorten a signal delay and lower a power consumption by customizing a wire-segment length in a programmable logic array so that a parasitic capacitance related to an interconnection line is minimized.例文帳に追加

相互接続線に関連する寄生キャパシタンスが最小化されるようにＰＬＡ内のワイヤ・セグメント長をカスタマイズし、信号遅延の短縮と電力消費の低下を通じて性能改善を達成する。 - 特許庁

A restoration program for IC is read from the IC card 2, whereby setting data on the ICs to be restored of a flash-memory type PLA (programmable logic array) or the like, can be rewritten.例文帳に追加

ＩＣカード２からＩＣ修復プログラムを読み込み、フラッシュメモリタイプのＰＬＡなどの修復対象のＩＣの設定データを書き直すことができる。 - 特許庁

In the memory system, the semiconductor memory has a field programmable part FP in which logic for converting into each other an external signal input/output for the memory system and an internal signal input/output for a memory cell array is programmed.例文帳に追加

半導体メモリは、メモリシステムに入出力される外部信号とメモリセルアレイに入出力される内部信号とを相互に変換するための論理がプログラムされるフィールドプログラマブル部を有する。 - 特許庁

To provide a safety protection instrumentation system and a method for handling it which can prevent errors caused by static logic faults and the timing of signal processing in the safety protection instrumentation system for a reactor using hardware logic such as a field programmable gate array (FPGA).例文帳に追加

ＦＰＧＡなどのハードウエアロジックを用いた原子炉の安全保護計装システムにおける、スタティックな論理誤りや信号処理のタイミングに起因するエラーを防止することが可能な安全保護計装システムおよびその取扱方法を提供する。 - 特許庁

The integrated circuit device consisting of function blocks 11-14 and a glue logic operating the function blocks 11-14 in parallel coordination, is provided with a field programmable gate array FPGA 15 that interconnects the function blocks 11-14 and part or all of the glue logic.例文帳に追加

複数の機能ブロック１１〜１４と、機能ブロック１１〜１４を並列に協調して動作させるグルー・ロジック（ＧＬＵＥ ＬＯＧＩＣ）とからなる集積回路装置において、機能ブロック１１〜１４間およびグルー・ロジックの一部または全部を相互接続するＦＰＧＡ１５を備える。 - 特許庁

Upper 2 or 3 metal levels and related vias are mask- programmable, and an interconnection from a mask-programmable upper level to the lower standard cell logic is carried out by using a normal array-like conductor via scattered in the entire standard cell array and a rising output terminal producing a loop structure completed with a program level.例文帳に追加

上位２または３金属レベル及び関連するバイアはマスクプログラム可能であり、マスクプログラム可能上位レベルからその下の標準セル論理への相互接続は、標準セルアレイ全体に散在する通常のアレイ状コンダクタバイア及びプログラムレベルによって完成するループ構造を生成する上昇した出力端子を使用して行われる。 - 特許庁

By designating the value to perform the logic emulation, the logical value is expressed with the plural physical signals (the round-up integer of Log2 < designated value) and by performing logic synthesis for dealing with multi-value and automatic arrangement/automatic wiring and mapping that information to a programmable gate array, the multivalued logic emulation can be performed.例文帳に追加

何値で論理エミュレーションを実施するかを指定することにより、論理値を複数（Ｌｏｇ２＜指定値＞の切り上げ整数）の物理信号で表現し、多値対応論理合成及び自動配置・自動配線を行い、その情報をプログラム可能ゲート・アレイにマッピングすることにより、多値論理エミュレーションを実行可能とする。 - 特許庁

To provide a sampling frequency conversion circuit without using an FPGA(field programmable gate array) though the FPGA of a high integrated degree for facilitating logic change is conventionally required for each system since the conversion ratio is different by an applied system.例文帳に追加

標本化周波数変換回路では、その変換比率が適用システムにより異なるため、システム毎に高集積度で論理変更が容易なＦＰＧＡが必要とされていたが、ＦＰＧＡを用いることなく標本化周波数変換回路を実現する事を目的する。 - 特許庁

The compression/coding means and the transmission/ coding means provided within the picture transmission unit 200-1 each has a rewritable nonvolatile memory for storing programs with procedures corresponding to the coding format and the communication protocol respectively, a digital signal processor which executes signal processing according to the program stored in the memory, and a field programmable logic array which executes logical operation according to set logic conditions.例文帳に追加

映像伝送ユニット２００−１内に設けられる画像圧縮符号化手段と伝送符号化手段は、例えば、書き換え可能な不揮発性メモリに格納されたプログラムによって信号処理を行うディジタル信号プロセッサと、設定された論理条件で演算処理を行うフィールド・プログラマブル・ロジック・アレイとで構成されている。 - 特許庁