「sense bit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

SEMICONDUCTOR MEMORY AND SENSE AMPLIFIER CONTROL METHOD THEREFOR, AND BIT LINE FAILURE DETECTION METHOD例文帳に追加

半導体メモリ装置及びそのセンスアンプ制御方法並びにビットライン不良検出方法 - 特許庁

At the time of reading, a high-order bit is latched to the latch circuit DS4 through a sense latch DS3.例文帳に追加

リード時、上位ビットは、センスラッチＤＳ３を経由して、ラッチ回路ＤＳ４にラッチされる。 - 特許庁

At that time, the bit line BLL is separated from a sense node SN2 by turning off the selection gate SG20.例文帳に追加

このとき、選択ゲートＳＧ２０をオフとしてビット線ＢＬＬをセンスノードＳＮ２から切り離す。 - 特許庁

The semiconductor memory has a sense amplifier amplifying signal quantity of data transmitted to a bit line.例文帳に追加

半導体メモリは、ビット線に伝達されたデータの信号量を増幅するセンスアンプを有している。 - 特許庁

The memory array part is connected to the pair of bit lines, and provided on both sides outside the sense amplifier part.例文帳に追加

メモリアレイ部はビット線対に接続され、センスアンプ部の両外側に設けられる。 - 特許庁

A sense amplifier S/A is connected to bit line pairs BLt and BLc to read/write data.例文帳に追加

センスアンプＳ／Ａは、データの読み／書きを行うためにビット線対ＢＬｔ，ＢＬｃに接続される。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MEASURING OFFSET VOLTAGE OF BIT LINE SENSE AMPLIFIER例文帳に追加

半導体メモリ素子及びそのビットラインセンスアンプのオフセット電圧測定方法 - 特許庁

A sense amplifier detects and amplifies potential difference between bit lines using the shifted potential as reference voltage.例文帳に追加

センスアンプはこの電位を参照電圧としてビット線間の電位差を増幅検知する。 - 特許庁

After that, potentials of the bit lines BL0, /BL0 are compared and amplified by a sense amplifier circuit 12.例文帳に追加

その後、センスアンプ回路１２によりビット線ＢＬ０，／ＢＬ０の電位を比較増幅させる。 - 特許庁

Voltage on the bit line is sensed and amplified by a sense amplifier based on a prescribed reference voltage.例文帳に追加

ビットライン上の電圧は所定の基準電圧を基準に感知増幅器によって感知増幅される。 - 特許庁

An adjacent bit line is brought into a low impedance state by activating an opposite sense amplifier.例文帳に追加

対向するセンスアンプは活性化のままとすることで隣接するビット線はロウインピーダンスとする。 - 特許庁

First, bit lines BL, bBL and sense amplifier nodes SA, bSA are pre-charged separately.例文帳に追加

まず、ビット線ＢＬ，ｂＢＬとセンスアンプノードＳＡ，ｂＳＡを別々にプリチャージする。 - 特許庁

To improve sense sensitivity in a semiconductor device in which bit lines are made a hierarchical state.例文帳に追加

ビット線が階層化された半導体装置においてセンス感度を向上させる。 - 特許庁

The bit line sense amplifier drive control circuit or the bit line sense amplifier drive control method supplies the operating voltage to the first and second bit line sense amplifiers, by responding to a row address selection signal and temporarily interrupts the supply of the operating voltage to the second bit line sense amplifier, by responding to a column selection signal for selecting the column address of the first column block.例文帳に追加

ビットラインセンスアンプ駆動制御回路または方法はロウアドレス選択信号に応答して、第１及び第２ビットラインセンスアンプに動作電圧を供給し、第１カラムブロックのカラムアドレスを選択するカラム選択信号に応答して第２ビットラインセンスアンプに対する動作電圧供給を一時中断する。 - 特許庁

A number of column sense logic units are also provided, corresponding to the bit line structures.例文帳に追加

また、ビット線構造に対応する、いくつかの縦列方向論理ユニットも提供される。 - 特許庁

The sense amplifier drivers NSAD and PSAD are arranged with a pitch larger than the pitch of bit lines.例文帳に追加

センスアンプドライバＮＳＡＤ、ＰＳＡＤはビット線のピッチより大きなピッチで配置されている。 - 特許庁

To prevent a malfunction of non-writing bit lines at the time of data writing in sense amplifier circuits.例文帳に追加

センスアンプ回路において、データ書込時の非書込ビット線の誤動作を防止する。 - 特許庁

The read bit line pairs RBLt, RBLc are input to sense amplifiers 4.例文帳に追加

読み出しビット線対ＲＢＬｔ、ＲＢＬｃはセンスアンプ４に入力される。 - 特許庁

The memory cell is connected physically from the bit-line conductor to the sense line conductor.例文帳に追加

メモリセルは、ビット線導体とセンス線導体との間に物理的に接続される。 - 特許庁

The dummy bit line 25 is connected to a sense amplifier 6 via a logic gate 26.例文帳に追加

ダミービット線２５は論理ゲート２６を介してセンスアンプ６に接続されている。 - 特許庁

A sensing operation is performed in the state of separating a bit line pair and the sense amplifier circuits.例文帳に追加

ビット線対とセンスアンプ回路とを分離した状態でセンス動作を行なわせる。 - 特許庁

The memory device is provided with a bit line sense amplifier amplifying voltage difference of a pair of bit lines, a sense amplifying driver supplying a driving power source of a high level to the bit line sense amplifier to enable the bit line sense amplifier during an over driving period, and an over driving controller adjusting an over driving period in accordance with variation of power source voltage.例文帳に追加

本発明のメモリ装置は、ビットライン対の電圧差を増幅するビットラインセンスアンプと、オーバードライブ期間の間、前記ビットラインセンスアンプのイネーブルのために、前記ビットラインセンスアンプに高いレベルの駆動電源を供給するセンスアンプ駆動部と、前記オーバードライブ期間を電源電圧の変動に応じて調整するオーバードライブ制御部とを備える。 - 特許庁

The sense lines (302, 303) is used to read and write the addressed bit (320).例文帳に追加

センス線(302,302)はアドレス指定されたビット(325)の読み出し及び書き込みに使用される。 - 特許庁

A sense amplifier is connected to the bit line, and detects data stored in a memory cell.例文帳に追加

センスアンプは、ビット線に接続され、メモリセルに格納されたデータを検出する。 - 特許庁

Each half bit line is coupled to each input of the current sense amplifier.例文帳に追加

各半分のビット線は電流センス増幅器の各入力に結合される。 - 特許庁

The device is provided with cell arrays of one or more including a plurality of bit line pairs and a plurality of bit line equalizers, and the first bit line sense amplifying unit and the second bit line sense amplifying unit which are connected alternately to the plurality of bit line pairs and receive respective bit line equalization signals, the plurality of bit line equalizers are connected each other through a signal line.例文帳に追加

複数のビットライン対及び複数のビットライン均等化部を含む１つ以上のセルアレイと、前記複数のビットライン対に交互に接続され、それぞれのビットライン均等化信号を受信する第１ビットラインセンスアンプ部及び第２ビットラインセンスアンプ部とを備え、前記複数のビットライン均等化部が、信号線を介して互いに接続される。 - 特許庁

To realize a sense amplifier circuit reusing charge consumed at the time of amplifying a very small potential difference of bit line pair as charges of bit line pair precharges.例文帳に追加

ビット線対の微小電位差増幅時に消費する電荷をビット線対プリチャージの電荷として再利用するセンスアンプ回路を実現する。 - 特許庁

The bit line BL and bit line/BL are connected to a sense amplifier 4 at the periphery of a memory cell array of the ferroelectric substance memory.例文帳に追加

強誘電体メモリのセルアレイ周辺では、ビット線ＢＬ及びビット線／ＢＬがセンスアンプ４に接続される。 - 特許庁

A sense amplifier 24 amplifies the potential difference between the bit line BL and the reference bit line RB, in reading out data.例文帳に追加

センスアンプ２４は、データの読み出しに際して、ビット線ＢＬとリファレンスビット線ＲＢとの間に生じた電位差を増幅する。 - 特許庁

At the time of the burn-in test, the sense amplifier is separated from each bit line BLL, /BLL, BLR, /BLR by a bit line separation switch.例文帳に追加

バーンインテスト時において、センスアンプ回路９０は、各ビット線ＢＬＬ，／ＢＬＬ，ＢＬＲ，／ＢＬＲからビット線分離スイッチによって切離される。 - 特許庁

Data is read out by comparing the bit line 121 and the bit line 122 by a sense amplifier 161.例文帳に追加

センスアンプ１６１がビット線１２１とビット線１２２の電位を比較することにより、データが読み出される。 - 特許庁

MEMORY DEVICE CAPABLE OF ADJUSTING BIT LINE SENSING MARGIN TIME FOR TEST MODE, ITS BIT LINE SENSE AMPLIFYING METHOD AND CONTROLLER例文帳に追加

テストモード用ビットラインセンシングマージン時間の調節が可能なメモリ装置、そのビットラインのセンス増幅方法及び制御装置 - 特許庁

During the sense operation, a bit line potential is defined with redistribution of charges between the decoupling capacitor 10 and bit line load capacitor.例文帳に追加

センス動作時には、デカップリング容量（１０）とビット線負荷容量の間の電荷の再配分によりビット線電位が確定する。 - 特許庁

In pre-charge period, the pre-charge circuit pre-charges the cell bit line, and the sense amplifier pre-charges the read bit line.例文帳に追加

プリチャージ期間に、プリチャージ回路はセルビット線をプリチャージし、センスアンプはリードビット線をプリチャージする。 - 特許庁

A load circuit LD1 is connected to a bit line BL and the output side of the bit line BL is connected to a sense amplifier SA.例文帳に追加

負荷回路ＬＤ１がビット線ＢＬに接続され、ビット線ＷＬの出力側がセンスアンプＳＡに接続されている。 - 特許庁

Also, the bit lines 3, 4 are connected to a sense amplifier discriminating variation of voltage (current) applied to the bit lines at read-out.例文帳に追加

また、ビット線３，４は、読み出し時のビット線に印加される電圧（電流）変化を判定するセンスアンプに接続されている。 - 特許庁

Sense amplifiers SA1-SAk are prepared for eack k bit line BL1-BLk to read the data from each bit line.例文帳に追加

センスアンプＳＡ１〜ＳＡｋは、ｋ本のビットラインＢＬ１〜ＢＬｋごとに設けられ、各ビットラインからデータを読み出す。 - 特許庁

An integrated circuit includes an OTP memory cell and a sense amplifier 20 coupled to the memory cell via a first bit line and a second bit line.例文帳に追加

集積回路は、ＯＴＰメモリセルと、第１および第２ビット線を介してメモリセルに接続されたセンスアンプ２０とを備える。 - 特許庁

And at the time of read-out of data, potential difference caused between the bit lines BL and the reference bit line BLr is read out using the sense amplifier 53.例文帳に追加

そして、データの読み出し時に、ビット線ＢＬと参照ビット線ＢＬｒとの間に生じた電位差をセンスアンプ５３を用いて読み出す。 - 特許庁

Potential difference of bit lines of a corresponding pair of bit lines are amplified during the first period by a sense amplifier 120.例文帳に追加

そして、センスアンプ１２０によって、前記第１の期間に、対応するビット線対のビット線同士の電位差を増幅する。 - 特許庁

In a new MTBL system, in both cases of bit lines connected to the same sense amplifier and bit lines connected to different sense amplifiers out of adjacent bit lines, interval of the bit lines is varied (wider or narrower) at before or after the intersection point.例文帳に追加

新しいＭＴＢＬ方式では、同一のセンスアンプに接続するビットラインと隣接するビットラインのうち異なるセンスアンプに接続するビットラインのいずれの場合も、そのビットラインの間隔が交差点前後で変化（広狭）している。 - 特許庁

On the basis of an inputted control signal, the read-out bit line switch replaces the read-out bit lines, which constitute the pair of read-out bit lines, with read-out bit auxiliary lines to the input of the sense amplifier.例文帳に追加

読み出しビット線スイッチは、入力される制御信号に基づいて、読み出しビット線対を構成する読み出しビット線と読み出しビット補線を、センスアンプの入力に対して入れ替える。 - 特許庁

Then, the bit line setting voltage VB1 and the bit line bar setting voltage VB2 are differentially impressed to the sense amplifier, to which the bit line and the bit line bar are connected, and the operating margin is measured.例文帳に追加

そして、ビット線とビット線バーが接続されているセンスアンプに、ビット線設定電圧（ＶＢ１）とビット線バー設定電圧（ＶＢ２）が差動的に印加され、動作マージンが測定される。 - 特許庁

A connecting circuit 21 connects the first bit line and the second bit line to the sense amplifier 12A during pre-charge operation for pre-charging the first bit line and the second bit line.例文帳に追加

第１のビット線と第２のビット線をプリチャージするプリチャージ動作時に、接続回路２１は第１のビット線と第２のビット線をセンスアンプ１２Ａに接続する。 - 特許庁

In the semiconductor memory device including a plurality of first data sense amplifiers and a plurality of second data sense amplifiers, the first data sense amplifier is connected to a data line of a first type, which is connected to a bit line sense amplifier, and is composed of a voltage sense amplifier.例文帳に追加

複数の第１データセンスアンプと複数の第２データセンスアンプとを含む半導体メモリ装置において、第１データセンスアンプはビットラインセンスアンプと連結される第１タイプのデータラインと連結され、電圧感知増幅器で構成される。 - 特許庁