「sense bit」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

In a bit line driving circuit for an integrated circuit memory device, an auxiliary circuit is utilized to utilize a new scheme for precharging a bit line higher or lower than VCCA/2 in order to increase voltage between a gate and a source of a transistor comprising a sense amplifier circuit.例文帳に追加

集積回路メモリ装置のビットライン駆動回路では、感知増幅回路を構成するトランジスタのゲート・ソース間の電圧を上昇させるために、補助回路を利用して、ビットラインをＶＣＣＡ／２より高いか、または低くプリチャージする新たなスキームを利用する。 - 特許庁

Concerning the semiconductor integrated circuit having a memory cell array 1, plural word lines 2, plural bit lines 8, a selector circuit 3 and plural sense amplifiers 4, this circuit is provided with plural sense amplifier enable signal lines 5 respectively individually connected to the plural sense amplifiers and a sense amplifier activate signal generating circuit 6 for independently outputting a sense-amplifier-enable signal at arbitrary timing.例文帳に追加

メモリセルアレイ１と、複数のワード線２と、複数のビット線８と、セレクタ回路３と、複数のセンスアンプ４とを有する半導体集積回路において、複数のセンスアンプのそれぞれに個別に接続される複数のセンスアンプイネーブル信号線５と、複数のセンスアンプイネーブル信号線５に接続されて、独立的に任意のタイミングでセンスアンプイネーブル信号を出力するセンスアンプ活性化信号発生回路６とを備える。 - 特許庁

This semiconductor memory has memory array structure, in which a plurality of word lines for selecting the prescribed memory cell and a plurality of bit lines are arranged in an intersectional state, and the memory is provided with two memory cells (e.g. MC1, MC2) constituting one bit and a sense amplifier connected electrically to each of the memory cells via bit lines.例文帳に追加

本発明の半導体記憶装置は、所定のメモリセルを選択するための複数本のワード線と複数本のビット線とが交差して配列されたメモリアレイ構造を有し、１ビットを構成する２つのメモリセル（たとえばＭＣ１、ＭＣ２）と、それらのメモリセルの各々にビット線を介して電気的に接続されたセンスアンプとを備えている。 - 特許庁

To provide a sense amplifier circuit in which read-out speed is high and power consumption is low by stabilizing a potential of a bit line and making to flow a second current being smaller than a first current in a bit line for a fixed time to read out data of a memory cell after making a first current to quickly flow through a memory cell connected to a bit line.例文帳に追加

ビット線に接続するメモリセルに対して第１の電流を急速に流した後に、ビット線の電位を安定化させてメモリセルのデータを読み出すために第１の電流より小さい第２の電流を一定時間ビット線に流すことにより、読み出し速度が高速でかつ消費電力が小さいセンスアンプ回路を提供する。 - 特許庁

A non-volatile ferroelectric latch 20 is provided with sense amplifiers m0, m1, m2, and m3 having at least one input/output connected with a bit line node cb1, a ferroelectric storage capacitor z0 connected between a plate line node plbl and a bit line node cbl, and a load element z1 connected with the bit line node cbl.例文帳に追加

不揮発性強誘電性ラッチ２０は、ビット線ノードcblに結合された少なくとも１つの入力／出力を有するセンス増幅器ｍ０、ｍ１、ｍ２、ｍ３と、プレート線ノードplblとビット線ノードcblとの間に結合された強誘電性記憶キャパシタｚ０と、ビット線ノードcblに結合された負荷素子ｚ１と、を含む。 - 特許庁

Thus, the influence of a short circuit of a word line and a bit line caused at one side of a memory array side is transmitted to the other side of the memory cell array side by controlling the operation timing of the bit line separation signal by an external signal, defective bit lines of the shared sense amplifier can be detected.例文帳に追加

このように、ビット線分離信号の動作タイミングを外部信号によって制御することにより、一方のメモリセルアレイ側で発生したワード線とビット線とのショートの影響が他方のメモリセルアレイ側にも伝わり、シェアードセンスアンプの両側のビット線不良を検出することが可能となる。 - 特許庁

As an output signal of the column switch is amplified by the sense amplifier, coincidence/noncoincidence of tag information and an address is judged in accordance with it, a bit signal is generated, XOR operation for each bit of coincidence judgment is performed for a read-out signal of small amplitude on a bit line, operation speed is increased, and an access time of a cache memory is shortened.例文帳に追加

センスアンプによってカラムスイッチの出力信号が増幅され、それに応じてタグ情報とアドレスの一致／不一致が判断され、ヒット信号が生成されるので、一致判断のビット毎ＸＯＲ演算はビット線上の小振幅の読み出し信号に対して行われ、演算の高速化を実現でき、キャッシュメモリのアクセス時間を短縮できる。 - 特許庁

A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.例文帳に追加

不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁

A sense amplifier (38), in read-out operation, receives a read-out signal transmitted to the common bit line, compares a potential of the main bit line connected to the common bit line with the reference potential Vref, detects whether a current is made to flow between a drain D and a source SC of the nonvolatile memory cell to be read or not.例文帳に追加

センスアンプ（３８）は、読出し動作において、共通ビット線に伝達された読出し信号を入力し、共通ビット線に接続された主ビット線の電位と基準電位Ｖｒｅｆを比較して、読出し対象となる不揮発性メモリセルのドレインＤＲとソースＳＣ間に電流が流れたか否かを検出する。 - 特許庁

The sense amplifier 10 includes N type transistors 28a-31a, 28b-31b which respectively make currents IA-ID flowing on each bit line to branch when the data are read out from the magneto-resistance elements Rx0, Rx1, and join respective branched currents with a current flowing on the corresponding bit line different from the bit lines whereon respective branched currents flow.例文帳に追加

センスアンプ回路１０は、磁気抵抗素子Ｒｘ０，Ｒｘ１からデータを読み出すときに、上記各ビット線上を流れる電流ＩＡ〜ＩＤをそれぞれ分流させ、各分流された電流を、各分流された電流が流れるビット線とは異なる対応するビット線を流れる電流と合流させるＮ型トランジスタ２８ａ〜３１ａ，２８ｂ〜３１ｂを備える。 - 特許庁

It must be added that there was a bit of a sense of glorification, for this book was written in 1921, a time when loyal supporters of the Emperor at the end of the Edo Period were extolled owing to the historical view that Japan was peerless as a country under the eternal reign of a ceaseless line of "living-god" emperors. 例文帳に追加

もっとも同書は皇国史観に伴って幕末勤皇志士が持てはやされた大正10年（1921年）に記された本であり、いささか美化された感もあるとされる。 - Wikipedia日英京都関連文書対訳コーパス

When a bit line BL0 reaches a predetermined precharge level set by a sense amplifier 4, a precharge complete signal is output from the circuit 7.例文帳に追加

ビット線ＢＬ０がセンスアンプ４で設定した所定のプリチャージレベルに達すると、ビット線電位検知回路７よりプリチャージ完了信号が出力される。 - 特許庁

In active mode, the transistor is turned "ON" and then turned "OFF" when a sense amplifier array is inactivated (in bit line precharge operation or in standby mode).例文帳に追加

アクティブモードではトランジスタは「オン」にされ、センスアンプアレイが（ビット線プリチャージ動作またはスタンバイモード中に）非活動化されると「オフ」にされる。 - 特許庁

To easily control the potential of a bit line after overdrive to desired restoration potential in an overdrive circuit for generating the operation potential of a sense amplifier.例文帳に追加

本発明は、センスアンプの動作電位を生成するためのオーバードライブ回路において、オーバードライブ後のビット線の電位を所望のリストア電位に容易に制御できるようにすることを最も主要な特徴としている。 - 特許庁

Accordingly, the leak current from the replica bit line REPBL to the dummy cell 109B is suppressed, and the optimum start timing is provided to the sense amplifier circuit.例文帳に追加

これによりレプリカビット線ＲＥＰＢＬからダミーセル１０９Ｂへのリーク電流を抑え、最適な起動タイミングをセンスアンプ回路に提供できる。 - 特許庁

To hold a bit line precharge level to a set value with high accuracy by suppressing the deviation of the level from a set value immediately before sense amplifier amplification due to coupling capacitance.例文帳に追加

ビット線プリチャージレベルが、カップリング容量に起因して、センスアンプ増幅直前で設定値とずれが生じることを抑制して、設定値に精度良く保持する。 - 特許庁

The timing generation circuit supplies a timing signal to the sense amplifier in response to the first data and the second data transmitted to dummy bit line pairs.例文帳に追加

タイミング発生回路は、ダミービット線対に伝播された第１のデータ及び第２のデータに応じて、タイミング信号をセンスアンプに供給する。 - 特許庁

To provide a semiconductor memory capable of performing a burn-in test capable of impressing desired voltage stress across bit lines without using a sense amplifier circuit.例文帳に追加

センスアンプ回路を用いることなくビット線間に所望の電圧ストレスを印加可能なバーンインテストを実行可能な半導体記憶装置を提供する。 - 特許庁

To sense accurately the inclination of drill edges, a driver bit, etc. to the workpiece surface whichever angle the workpiece surface is inclined at and to inform the sensed inclination.例文帳に追加

ワーク表面が如何なる角度で傾斜していても、ワーク表面に対するドリル刃やドライバービット等の傾きを正確に検出して報知する。 - 特許庁

To achieve a semiconductor storage for reducing a layout area by reducing the influence of the feedthrough current of a sense amplifier in writing and the coupling between bit lines.例文帳に追加

書き込み時のセンスアンプの貫通電流およびビット線間のカップリングの影響を低減でき、レイアウト面積を縮小できる半導体記憶装置を実現する。 - 特許庁

When the global word driver HWD<0> becomes the level "L" by the global word driver 16, the local sense amplifier SA1<0> halts driving of the global bit line pair HBT, HBTC.例文帳に追加

グローバルワードドライバＧ１６によって、グローバルワード線ＨＷＤ＜０＞が「Ｌ」レベルとなると、ローカルセンスアンプＳＡ１＜０＞は、グローバルビット線対ＨＢＴ，ＨＢＴＣの駆動を停止する。 - 特許庁

AS complementary data are written in these two memory cells, voltage between bit lines at the time of sense operation can be increased sufficiently and refresh-internal can be lengthened.例文帳に追加

これらの２つのメモリセルには相補なデータが書込まれるため、センス動作時のビット線間電圧は十分大きくすることができ、リフレッシュ間隔を長くすることができる。 - 特許庁

A sense amplifier circuit which reads out data from a memory cell by one bit line is located and laid out in a space formed between memory cell array so as to utilize its area effectively.例文帳に追加

メモリセルからのデータを１本のビット線により読み出すセンスアンプ回路をメモリセルアレイの中間にできるスペースに配置レイアウトすることで面積の有効活用が図られる。 - 特許庁

The state of the memory cell M4 is sensed by comparing the potential of the bit line MBL0 connected to the drain of the memory cell 4 with a generated reference potential by a differential sense amplifier 16.例文帳に追加

メモリセルＭ４のドレインに接続されたビット線ＭＢＬ０の電位と、生成されたリファレンス電位とを差動センスアンプ１６で比較することにより、メモリセルＭ４の状態をセンスする。 - 特許庁

To generate an appropriate sense amplifier activating timing signal by a dummy cell and to prolong a wiring lifetime of a dummy word line and a dummy bit line.例文帳に追加

ダミーセルにより適切なセンスアンプ活性化タイミング信号を発生するとともにダミーワード線及びダミービット線の配線寿命を延長する。 - 特許庁

A sense amplifier is separated, and word line voltage is made to enable following bit line voltage through capacitive coupling crossing an access MOSFET of a memory cell in which reading or writing is performed.例文帳に追加

センスアンプを分離させて、読取り又は書込みが行われるメモリセルのアクセスＭＯＳＦＥＴを横断しての容量結合を介してワード線電圧がビット線電圧を追従することを可能とさせる。 - 特許庁

To provide a semiconductor memory device provided with a sense amplifier of a current detection type which prevents excessive initial current from being made to flow in initial charging of bit lines.例文帳に追加

ビット線の初期充電時に過大な初期電流が流れるのを防止するこてができる電流検知型のセンスアンプを備えた半導体記憶装置を提供する。 - 特許庁

The sense amplifier is connected to the memory cell array through a bit line, and senses and amplifies data of a selected memory cell connected to the selected word line.例文帳に追加

センスアンプはビットラインを介してメモリセルアレイと接続され、選択されたワードラインに接続されたメモリセルのデータを感知増幅する。 - 特許庁

To provide a semiconductor memory device that can enlarge a page size enabling writing or readout and achieves acceleration of operation speed even if a sense amplifier is shared by multiple bit lines.例文帳に追加

センスアンプが複数のビット線に共有されていても、書込みまたは読出し可能なページサイズを大きくし、動作速度を向上させた半導体記憶装置を提供する。 - 特許庁

The semiconductor memory device is provided with a memory array, word lines, bit line pairs, a sense amplifier, a dummy cell row, an address control part and a timing generating circuit.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイ、ワード線、ビット線対、センスアンプ、ダミーセル列、アドレス制御部、タイミング発生回路を具備する。 - 特許庁

These second bit lines 2BL1 and 2BL2 are formed over a plurality of cell array blocks, and they are connected respectively to one sense amplifier SA.例文帳に追加

この第２ビット線２ＢＬ１、２ＢＬ２は複数のセルアレイブロックにまたがって形成されており、それぞれ、１つのセンスアンプＳＡに接続されている。 - 特許庁

A semiconductor memory device MEM performs an operation of disconnecting the sense amplifier SA from the bit lines BL and /BL during a data read operation when a temperature in the semiconductor memory device MEM is at a first temperature.例文帳に追加

半導体記憶装置ＭＥＭは、データ読み出し時において半導体記憶装置ＭＥＭ内の温度が第１の温度であるときに、センスアンプＳＡとビット線ＢＬ、／ＢＬとの切り離し動作を行う。 - 特許庁

To provide a latch type sense amplifier circuit which is hardly affected by dispersion of elements and which can detect insufficient potential difference between bit lines if any.例文帳に追加

素子ばらつきの影響を受けにくく、ビット線対間の電位差が不十分である場合にそのことを検出することができるラッチ型センスアンプ回路を提供する。 - 特許庁

Thereby, the time from activation of a word line by a signal WLT to the activation of a sense amplifier can be set longer than normal, and minute leakage of bit line can be detected.例文帳に追加

信号ＷＬＴによるワード線の活性化からセンスアンプ活性化までの時間を通常よりも長くすることができ、ビット線の微小リークを検出することができる。 - 特許庁

A sense amplifier 10 is constituted of a load transistor 4 provided on a bit line BL of a memory transistor 2, a differential amplifier AMP, and a comparator COM.例文帳に追加

センスアンプ１０は、メモリトランジスタ２のビット線ＢＬ上に設けられた負荷トランジスタ４と差動増幅器ＡＭＰと比較器ＣＯＭとから構成される。 - 特許庁

The control circuit layer 200a includes at least any one of: a row decoder driving word lines provided in the memory cell array layer, and a sense amplifier sensing and amplifying a signal from bit lines provided in the memory cell array layer.例文帳に追加

制御回路層２００ａは、メモリセルアレイ層に設けられたワード線を駆動するローデコーダ、及びメモリセルアレイ層に設けられたビット線からの信号を検知増幅するセンスアンプの少なくともいずれか一方を備える。 - 特許庁

The determination condition by a sense amplifier that the electrons are accumulated on the floating gate for this deterioration determining bit is set severer than that to the other bits of the same word.例文帳に追加

この劣化判定ビットの浮遊ゲートに電子が蓄積されていることのセンスアンプによる判定条件を、同じワードの他のビットよりも厳しく設定する。 - 特許庁

The detection circuit 5 detects that the voltage of the reference bit line RBL is equal to or less than a set voltage to output a control signal for driving the sense amplifier 9 of the memory cell 11 during a reading operation.例文帳に追加

検出回路５は、読み出し動作時に、リファレンスビット線ＲＢＬの電圧が設定電圧以下になったことを検出して、メモリセル１１のセンスアンプ９駆動用の制御信号を出力する。 - 特許庁

To obtain a semiconductor memory which can arrrplify a minute potential of a pair of bit line at high speed and accurately by a sense amplifier at the time of low voltage operation.例文帳に追加

低電圧動作時にセンスアンプによりビット線対の微少電位を高速かつ正確に増幅することが可能な半導体記憶装置を提供すること。 - 特許庁

The first and the second bit lines are pre-charged to a power supply voltage for array via a sense amplifier before/after a read, write or refresh operation.例文帳に追加

前記第１及び第２ビットラインは読み出し／書き込み／リフレッシュ動作が実行される前後に感知増幅器を通じてアレイ用電源電圧にプリチャージされる。 - 特許庁

When Vbias is outputted, and a constant current flows to the bias voltage generation circuit 21, a sense current equal to this constant current also flow to the bit line.例文帳に追加

Ｖｂｉａｓが出力され、バイアス電圧発生回路２１に定電流が流れると、ビット線にも、この定電流に等しいセンス電流が流れる。 - 特許庁

The process compensating circuit adjusts tilt of the dummy bit line responding to an internal clock generated in an external clock applied from the outside of a semiconductor memory device, and issues a sense amplifier enable-signal.例文帳に追加

プロセス補償回路は、半導体メモリ装置の外部から印加される外部クロックにより生じる内部クロックに応答してダミービットラインの傾度を調節してセンスアンプイネーブル信号を発する。 - 特許庁

The sense amplifier 9 reads data from the memory cell based on the voltage of the bit line BL connected to the memory cell 11 to receive a precharge voltage during the reading operation and a reference voltage in response to the control signal.例文帳に追加

センスアンプ９は、制御信号に応答して、メモリセル１１に接続され読み出し動作に際してプリチャージ電圧を印加されたビット線ＢＬの電圧と参照電圧とに基づいて、メモリセルのデータを読み出す。 - 特許庁

The memory sub-array has a plurality of memory cells sharing a sense amplifier and connected to each bit line and word line and arranged in a matrix type.例文帳に追加

前記メモリサブアレイは、センスアンプを共用し、各々ビット線とワード線に接続されマトリクス状に配置された複数のメモリセルを有する。 - 特許庁

To provide a voice band expanding device for improving the sound quality in the sense of hearing by expanding the reproduction frequency band of an aural signal encoded at a low bit rate.例文帳に追加

低いビットレートで符号化された音声信号の再生周波数帯域を拡張し、聴感的な音質を改善する音声帯域拡張装置を提供する。 - 特許庁