「static logic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The novel family of the pseudo NMOS static logic gate 10 is provided for using feedback from a shared output node 22 for improving the response and application possibility of the static logic gate 10.例文帳に追加

スタティック論理ゲート(10)の応答と適用可能性を向上させるために共有出力ノード(22)からのフィードバックを使用する、擬似NMOSスタティック論理ゲート(10)の新規なファミリーが提供される。 - 特許庁

To shorten a cycle time of a static RAM incorporated in a logic integrated circuit as a macro-cell.例文帳に追加

論理集積回路にマクロセルとして搭載されるスタティック型ＲＡＭのサイクルタイムを高速化する。 - 特許庁

Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.例文帳に追加

早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックＣＭＯＳ論理回路にも対応する。 - 特許庁

To provide a logic circuit design verifying device for discriminating variables and conditional expressions which are not verified by either the dynamic verification or static verification of a logic circuit.例文帳に追加

論理回路の動的検証、静的検証のいずれによっても検証されない変数と条件式とを判別できる論理回路設計検証装置を提供する。 - 特許庁

To provide a static hazard detection device, static hazard detection method and program capable of automatically checking whether a static hazard can occur even in a logic circuit whereinto a control signal for controlling propagation of a timing exception signal such as a multi-cycle signal is introduced.例文帳に追加

マルチサイクル信号などのタイミング例外信号の伝搬を制御する制御信号が導入されている論理回路においても、スタティックハザードが発生する可能性があるか否かを自動的にチェックできるようにする。 - 特許庁

In other cases, the current pulse matching device (100) on the static bus shunts a prescribed amount of current approximated to the amount of currents used to transit the signal of the bus from one logic state to another logic state.例文帳に追加

他の場合には静的バスの電流パルス整合器(100)は、該バスの信号を1つの論理状態から別の論理状態へと遷移させるのに使用される電流の量に近似する一定量の電流を分路させる。 - 特許庁

A property verification tool being a static verification tool is executed, and all the variables and conditional expressions included in logic cones divided by property units are stored in a storage part 120.例文帳に追加

静的検証ツールであるプロパティ検証ツールを実行し、プロパティ単位で切り分けられた論理コーンに含まれるすべての変数と条件式を記憶部１２０に格納する。 - 特許庁

To provide a malfunction preventing circuit for preventing malfunction due to noise caused by static electricity and a surge voltage by avoiding a low processing speed of a signal and preventing a through-current in a C-MOS logic circuit from being increased.例文帳に追加

信号の低速化や、Ｃ−ＭＯＳ論理回路における貫通電流の増大をなくして、静電気やサージ電圧などのノイズによる誤動作を防止する。 - 特許庁

The engine control mechanism operates the engine according to a first operating logic utilizing a pressure signal related to a static pressure of fluid in the signal tube.例文帳に追加

前記エンジン制御機構は、前記信号管内の流体の静圧に関する圧力信号を利用する第１の動作論理にしたがって前記エンジンを動作させる。 - 特許庁

To provide a safety protection instrumentation system and a method for handling it which can prevent errors caused by static logic faults and the timing of signal processing in the safety protection instrumentation system for a reactor using hardware logic such as a field programmable gate array (FPGA).例文帳に追加

ＦＰＧＡなどのハードウエアロジックを用いた原子炉の安全保護計装システムにおける、スタティックな論理誤りや信号処理のタイミングに起因するエラーを防止することが可能な安全保護計装システムおよびその取扱方法を提供する。 - 特許庁

To provide a semiconductor device that has a configuration in which an internal power supply circuit supplies power to an analog circuit and a logic circuit, wherein the static current of the logic circuit can be inspected, without being influenced by the current consumption of the analog circuit in a package assembly (finished product).例文帳に追加

内部電源回路がアナログ回路およびロジック回路の電源を供給する構成であり、パッケージ組立品（完成品）において、アナログ回路の消費電流の影響を受けずに、ロジック回路の静止電流を検査可能である半導体装置を提供する。 - 特許庁

Then, a timing analyzing tool command generating part 15 generates the command of a static timing analyzing tool for the static timing analysis of a logic circuit from the timing specification stored in this timing specification storage part 14 and stores this generated command in a timing analyzing tool command storage part 17.例文帳に追加

そして、タイミング解析ツールコマンド生成部１５は、このタイミング仕様記憶部１４に記憶されたタイミング仕様から論理回路を静的タイミング解析する静的タイミング解析ツールのコマンドを生成し、この生成したコマンドをタイミング解析ツールコマンド記憶部１７に記憶させる。 - 特許庁

This verification device or the like for a logic system described by a hardware description language has: a test bench production means executing the dynamic simulation; a static verification means executing static verification; and an error part specification means specifying an error part from results of the dynamic simulation and the static verification.例文帳に追加

ハードウェア記述言語により記述された論理システムの検証装置であって、動的シミュレーションを実行するテストベンチ作成手段と、静的検証を実行する静的検証手段と、前記動的シミュレーションと前記静的検証の結果から、エラー箇所を特定するエラー箇所特定手段を具備することを特徴とする論理システムの検証装置等、を提供する。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

To provide a semiconductor integrated circuit device which comprises a static RAM of high speed read-out and uses a low voltage power source, and a semiconductor integrated circuit device which comprises a logic circuit of high speed operation and uses a low voltage power source.例文帳に追加

高速読出のスタティックＲＡＭからなる低電圧電源使用の半導体集積回路装置及び高速動作の論理回路からなる低電圧電源使用の半導体集積回路装置を提供すること。 - 特許庁

The diodes ESD 1 and ESD 2 discharge static electricity generated in the current supply line and the data line to the logic power supply wiring to reduce the electrostatic breakdown of a driving TFT 23 and switching TFT 22 included in the unit circuit 20.例文帳に追加

ダイオードＥＳＤ１及びＥＳＤ２は、電流供給線及びデータ線で発生した静電気をロジック電源配線に放出し、単位回路２０に含まれる駆動ＴＦＴ２３及びスイッチング用ＴＦＴ２２が静電破壊されることを低減する。 - 特許庁

A high-frequency power FET device 22 forms a monolithic high-frequency integrated circuit structure 10 by integrating the passive parts 23, 24, 26, 28, 31, electric static discharge (ESD) devices 27, 127, 227, and/or a logic structure 29 together on a semiconductor body 13.例文帳に追加

高周波電力ＦＥＴ装置２２が受動部品２３，２４，２６，２８，３１、静電放電（ＥＳＤ）装置２７，１２７，２２７、および／または論理構造２９と共に半導体本体１３上に集積されてモノリシック高周波集積回路構造１０を形成する。 - 特許庁

The transcriptText Static Text appears with both a blue dashed border and a red dashed border, indicating that the component re-renders whenever the client receives an Ajax response associated with the commentTx or pollTx Ajax Transactions.In the Adding JavaScript section below, you will add the JavaScript logic that polls the server by firing the pollTx Ajax Transaction. 例文帳に追加

transcriptText 静的テキストは、青い破線と赤い破線の両方で囲まれて表示され、クライアントが commentTx または pollTx Ajax トランザクションと関連付けられた Ajax 応答を受信すると、常にコンポーネントでの再描画が行われることを示します。 次の「JavaScript の追加」節では、pollTx Ajax トランザクションを開始することによってサーバーをポーリングする JavaScript ロジックを追加します。 - NetBeans

A data transfer circuit 30 is configured by an SRAM (Static Random Access Memory) 304 for once storing the data transferred from the CPU, a bus switch 302 for disconnecting the SRAM 304 from a bus 11 after the data is stored into the SRAM 304, and a logic circuit 306 for reading the data out of the SRAM 304 and for supplying the data to a decoder 32.例文帳に追加

ＣＰＵから転送されたデータを一旦格納するためのＳＲＡＭ３０４と、ＳＲＡＭ３０４にデータが格納された後、当該ＳＲＡＭ３０４をバス１１から切り離すバススイッチ３０２と、ＳＲＡＭ３０４からデータを読み出して、デコーダ３２に供給するロジック回路３０６とによって、データ転送回路３０を構成する。 - 特許庁

In the semiconductor device for integrating a plurality of static circuit units processing gentle signal change, a plurality of dynamic circuit units processing abrupt signal change and at least one logic circuit unit controlling them on the same semiconductor substrate, each circuit unit is mutually collected in the other circuit areas 22-26 every kind respectively.例文帳に追加

緩やかな信号変化を取り扱う複数の静的回路ユニットと、急な信号変化を取り扱う複数の動的回路ユニットと、これらの制御を行う少なくとも一つのロジック回路ユニットとが同一の半導体基板上に集積された半導体装置において、各回路ユニットをそれぞれ、その種類毎に互いに別の回路エリア２２〜２６にまとめて配置する。 - 特許庁

b) Microprocessors, microcomputers, microcontrollers, programmable ROM that can electronically delete programs (including flash memory), static RAM, and devices using storage elements that employ compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, those using neural networks, custom integrated circuits (excluding those for which it is possible to determine whether or not they are goods that fall under any of (c) through (h), or (k), or those for which it is possible to determine whether or not they are goods falling under any of the goods in the middle column of rows 5 through 15 of the appended table 1 of the Export Order; hereinafter the same shall apply in this Article) or FFT processors that fall under any of the following categories (excluding those designed for use in other goods 例文帳に追加

ロ　マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、プログラムを電気的に消去することができるプログラマブルロム（フラッシュメモリーを含む。）、スタティック式のラム、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路若しくは光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路（ハからチまでのいずれか若しくはルに該当する貨物であるかどうかの判断をすることができるもの又は輸出令別表第一の五から一五までの項の中欄のいずれかに該当する貨物に使用するように設計したものであるかどうかの判断をすることができるものを除く。以下この条において同じ。）又はＦＦＴプロセッサであって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム