「transform circuit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In the transmission circuit 100a for amplifying an OFDM signal and transmitting the amplified signal, an input signal given to an S/P conversion section 101 is given to an inverse Fourier transform section 103, which applies the inverse Fourier transform to the input signal and an amplifier section 106 amplifies the transformed signal, and thereafter a Fourier transform section 109 applies Fourier transform to the amplified signal to convert it into a subcarrier signal.例文帳に追加

ＯＦＤＭ信号を増幅して送信する送信回路１００ａにおいて、Ｓ／Ｐ変換部１０１へ入力された入力信号は、逆フーリエ変換部１０３で逆フーリエ変換されて増幅部１０６で増幅された後、フーリエ変換部１０９でフーリエ変換されてサブキャリア信号となる。 - 特許庁

To provide a programmable variable length code processing circuit capable of executing processing such as an arithmetic logic operation in parallel while executing an instruction of DCT (Discrete Cosine Transform: discrete cosine transform) coefficient coding.例文帳に追加

ＤＣＴ係数符号化の命令を実行する間、並行して算術論理演算などの処理を実行することができるプログラマブル可変長符号処理回路を得ることを課題とする。 - 特許庁

To efficiently transfer data even when a bit width of effective data on a transfer bus varies, and to perform an orthogonal transform, in a circuit performing the orthogonal transform of a data array.例文帳に追加

データ配列の直交変換を行なう回路において、転送バス上の有効データのビット幅が異なる場合においても効率的にデータを転送して直交変換を行う。 - 特許庁

A shuffling circuit rearranges orders of output slices and sequentially outputs each of the slices from a macroblock #1 to a macroblock #45 and to a DCT (discrete cosine transform) circuit.例文帳に追加

シャフリング回路が出力スライスの順番を並べ替え、各スライスについてマクロブロック＃１から順にマクロブロック＃４５へとＤＣＴ回路に出力する。 - 特許庁

To provide an Hadamard transform circuit having a configuration capable of reducing the entire circuit area of circuits for Hadamard transforms of different sizes of blocks.例文帳に追加

異なる大きさのブロックのアダマール変換を行う回路の全体の回路面積を削減することのできる構成を有するアダマール変換回路を提供する。 - 特許庁

In a receiving terminal side, the sound code is extracted and restored by separating it from the source sound by a Fast Fourier Transform circuit 206 and a sound code extracting circuit 207 etc.例文帳に追加

受信する端末側では、ＦＦＴ回路２０６及びサウンドコード抽出回路２０７等により、サウンドコードをソース音から分離して抽出・復元する。 - 特許庁

Or the PC control unit itself is provided with the envelop processing circuit part and the fast Fourier transform part and so on.例文帳に追加

あるいは、プログラマブルコントローラ用コントロールユニット自体に、包絡線処理回路部および高速フーリエ変換部などを設けた。 - 特許庁

A quantization characteristic control circuit 42 controls a quantization characteristic of the quantization circuit 16 according to the class from the class control circuit 40, a Q number from the circuit 26 and DC transform coefficient data.例文帳に追加

量子化制御回路４２は、量子化特性制御回路４２は、クラス制御回路４０からのクラス、回路２６からのＱナンバー及びＤＣＴ変換係数データに従い、量子化回路１６の量子化特性を制御する。 - 特許庁

The compression circuit 109 includes: a DCT (Discrete Cosine Transform) calculation module operable to execute discrete cosine transform of display image data; and an entropy coding module operable to execute variable length entropy coding of DCT conversion display data.例文帳に追加

圧縮回路１０９は、表示画像データの離散コサイン変換を実行するＤＣＴ演算部とＤＣＴ変換表示データのエントロピー可変長符号化を実行するエントロピー符号化部を含む。 - 特許庁

The PC extension unit is constituted of an envelop processing circuit part 12 for executing the envelop processing of an analog input signal, a fast Fourier transform part 14 for executing fast Fourier transform processing for an output signal from the circuit 12, an IF circuit part for transmitting data obtained by frequency analysis based on the fast Fourier transform processing to the PC control unit, and so on.例文帳に追加

アナログの入力信号に対して包絡線処理を行う包絡線処理回路部１２、この出力信号に対して高速フーリエ変換処理を行う高速フーリエ変換部１４およびその高速フーリエ変換処理による周波数分析で得たデータをプログラマブルコントローラのコントロールユニットに伝達するＩＦ回路部１５などにより、プログラマブルコントローラ用増設ユニットを構成した。 - 特許庁

To provide a fast Fourier transform device which performs high-speed calculation by dividing a memory without enlarging a circuit scale.例文帳に追加

回路規模を大きくすることなく、メモリを分割して高速な演算を行う高速フーリエ変換器を得ることを得ること。 - 特許庁

To efficiently transform voltage even to a metal halide lamp where the impedance varies, in a piezoelectric transforming circuit.例文帳に追加

圧電トランス回路において、インピーダンスが変化するメタルハライドランプに対しても効率よく変圧することができるようにすることである。 - 特許庁

A reading head 6, a memory 7, an ATRAC(adaptive transform acoustic coding) decoder 8, a this time reading part detecting circuit 9, a next time reading part detecting circuit 10 are connected to a CPU 5 through a bus bar.例文帳に追加

ＣＰＵ５にバスバーを介して、読取ヘッド６，メモリ７，ＡＴＲＡＣデコーダ８，今回読取パート検出回路９，次回読取パート検出回路１０を接続する。 - 特許庁

A Hadamard transform coding circuit 41 changes an integer processing method for each Hadamard transform block so as to apply compression and integer processing to data in a way that errors in the integer processing area not biased in one direction as an entire picture.例文帳に追加

アダマール変換符号化回路４１は、アダマール変換ブロックごとに整数化方法を変えて、画面全体として、整数化の際の誤差が一方向に偏らないようにデータ圧縮および整数化を行なう。 - 特許庁

In a detection circuit section 10, an AM detection section 13 applies envelope detection to a received GMSK/ASK(Gaussion minimum shift keying/Amplitude shift keying) modulated signal, a logarithmic transform device 14 applies logarithmic transform to the detected signal and provides the output of an amplitude detection signal.例文帳に追加

検波回路部１０は、入力したＧＭＳＫ・ＡＳＫ被変調信号をＡＭ検波器１３によって包絡線検波し、対数変換器１４によって対数変換し、振幅検波信号を出力する。 - 特許庁

The delay profile analysis circuit is provided at least with e.g. a sample point extract circuit 15 that samples is a pilot carrier having a pilot signal and decreases number of sample points at a decreased sample point interval and with a fast Fourier transform(FFT) circuit 17 that applies inverse Fourier transform to the pilot carrier with a small number of sample points from the sample point extract circuit 15.例文帳に追加

遅延プロファイル解析回路が、パイロット信号を有するパイロット搬送波をサンプルし且つサンプルポイント位置をつめてサンプルポイント数を少なくする例えばサンプルポイント抽出回路１５と、サンプルポイント抽出回路からのサンプルポイント数の少ないパイロット搬送波を逆フーリエ変換するＦＦＴ回路１７とを少なくとも備えたことを特徴とする。 - 特許庁

The coil T1 configures a transformer, and causes the short circuit means (resistors R7, R8 and R9) to change a voltage transform ratio of the transformer.例文帳に追加

コイルＴ１は変圧器を構成し、前記短絡手段（抵抗Ｒ７，Ｒ８，Ｒ９）により変圧器の変圧比を変更する。 - 特許庁

To provide a twiddle factor table for fast Fourier transform, capable of reducing a scale of a circuit of a fast Fourier transformation system.例文帳に追加

高速フーリエ変換のための回転因子表であって、高速フーリエ変換装置の回路規模を削減できるものを提供すること。 - 特許庁

In a circuit simulation part 15, a current source is added and then circuit simulation is made to the power supply system net list 26, a power supply system current voltage waveform data 27 is subjected to Fourier transform by a Fourier transform part 16 to obtain spectrum data 28, and the result is displayed at a simulation result display part 17.例文帳に追加

回路シミュレーション部１５において電流源付加後電源系ネットリスト２６に対して回路シミュレーションを行い、フーリエ変換部１６において電源系電流電圧波形データ２７をフーリエ変換してスペクトルデータ２８を求め、この結果をシミュレーション結果表示部１７で表示する。 - 特許庁

A transmitting/receiving device includes a mapping processing means 30 having a transform processing circuit 31 for mapping and a mapping arithmetic circuit 32, performs sign processing for mapping to a sending signal in a converting circuit 31 for mapping, performs mapping to the sending signal in mapping arithmetic circuit, and performs transformation to the mapping pattern in the mapping arithmetic circuit 32.例文帳に追加

マッピング処理手段３０ではマッピング用変換処理回路３１及びマッピング演算回路３２を備え、マッピング用変換回路３１において送信信号に対してマッピングのための符号処理を行い、マッピング演算回路３２においてマッピングパターンへの変換を行う。 - 特許庁

A serial/parallel conversion circuit 102 gives a characteristic amount of delay to each branched digital signal for converting to a parallel signal, and a Fourier transform circuit 103 performs conversion to a signal in a frequency domain.例文帳に追加

シリアル・パラレル変換回路１０２は、分岐された各デジタル信号に固有の遅延量を与え、パラレル信号に変換し、フーリエ変換回路１０３は、周波数領域の信号に変換する。 - 特許庁

A chopper circuit (4) is provided on the downstream side of the three-phase bridge rectifier (3) so as to transform the first DC voltage into a desired second DC voltage.例文帳に追加

三相ブリッジ整流器（３）の下流にチョッパ回路（４）を設け、第１の直流電圧を所望の第２の直流電圧に変圧する。 - 特許庁

A block division circuit 12 divides image data received at an input terminal 10 into blocks, a DCT circuit 14 applies DC transform to the blocks, a quantization circuit 16 applies quantization to the transformed blocks, and a variable length coding circuit 18 applies variable length coding to the quantized block data.例文帳に追加

入力端子１０に入力する画像データは、ブロック分割回路１２によりブロックに分割され、ＤＣＴ回路１４によりＤＣ変換され、量子化回路１６により量子化され、可変長符号化回路１８により可変長符号化される。 - 特許庁

A distortion elimination circuit 16 applies distortion elimination processing to compressed data that are decoded by a variable length code decode circuit 11, inversely quantized by an inverse quantization circuit 12 and subjected to inverse orthogonal transformation by an inverse orthogonal transform circuit 13.例文帳に追加

可変長符号でデコード回路１１にて復号化され、逆量子化回路１２にて逆量子化され、さらに逆直交変換回路１３にて逆直交変換された圧縮データに対して、歪除去回路１６にて歪み除去処理が行われる。 - 特許庁

The method may includes a step of determining a valve transform function as a function of a position of a linkage associated with the actuator and the condition of the hydraulic circuit.例文帳に追加

本方法は、弁変換関数をアクチュエータに関連する連結の位置および油圧回路の状態の関数として決定する工程を含むことができる。 - 特許庁

A highly linear discrete-fourier-transform (DFT) burst demodulation circuit can demodulate high-density and low-signal-to-noise-ratio (SNR) position bursts.例文帳に追加

高度にリニアな離散フーリエ変換（ＤＦＴ）バースト復調回路は高密度且つ低信号対雑音比（ＳＮＲ）位置バーストを復調することが可能である。 - 特許庁

To provide a demodulation system employing fast-Fourier transform(FFT) used for spread spectrum communication, where the operation is stable, and the circuit configuration is comparatively simple.例文帳に追加

動作が安定し且つ回路構成が比較的簡単なスペクトラム拡散通信に使用される高速フーリエ変換（ＦＦＴ）を用いる復調方式を提供する。 - 特許庁

A semiconductor integrated circuit includes a moving image encoding device which includes: a motion prediction unit 2; a motion compensation unit 4; a subtraction unit 3; a discrete cosine transform unit 51; a quantization unit 52; an inverse quantization unit 61; an inverse discrete cosine transform unit 62; and an addition unit 63.例文帳に追加

半導体集積回路は、動き予測部２と動き補償部４と減算部３と離散コサイン変換部５１と量子化部５２と逆量子化部６１と逆離散コサイン変換部６２と加算部６３を具備する動画像符号化装置を有する。 - 特許庁

The channelizer (224) comprises an n-point discrete Fourier transform (DFT) circuit (208) coupled to an output data rate output (226) and a plurality of individual recovered channel outputs (210) coupled to the DFT circuit (208).例文帳に追加

チャネライザ（２２４）は、出力データ・レート出力（２２６）に結合されたｎポイントＤＦＴ回路（２０８）と、ＤＦＴ回路に結合された複数の個別の再生チャネル出力（２１０）とを含む。 - 特許庁

In a transmission device 1, the main transmission data are converted to 16QAM signals If and Qf by a symbol mapper 2 and are inputted to an inverse discrete Fourier transform circuit 5 through a series/parallel conversion circuit 3.例文帳に追加

送信装置１では、主送信データがシンボルマッパ２で１６ＱＡＭ信号Ｉｆ、Ｑｆに変換され、直並列変換回路３を介して逆離散フーリエ変換回路５に入力される。 - 特許庁

This hybrid circuit 1000 has a serial parallel converter 110, a parallel type signal conversion circuit 200, an inverse discrete Fourier transform circuit (IDFT) 300 and parallel serial converters 301, 302.例文帳に追加

ハイブリッド回路１０００は、直並列変換器１１０、単位差動符号化回路１２０−１、…、１２０−Ｎ、並列型信号変換回路２００、離散フーリエ逆変換回路（ＩＤＦＴ）３００、並びに並直列変換器３０１及び３０２を有する。 - 特許庁

A 4 × 4 pixel RGB component extracting circuit 9 converts the digital signal into a 4 × 4 pixel block for each block, a converting circuit 10 performs two-dimensional discrete cosine transform of each block and a quantizing circuit 11 subsequently performs quantization.例文帳に追加

そして４×４画素ＲＧＢ成分抽出回路９により色成分ごとに４×４の画素ブロックに変換し、変換回路１０により各ブロックに対して２次元離散コサイン変換を施したのち、量子化回路１１により量子化を行う。 - 特許庁

A phase difference detection circuit is a circuit for detecting a phase difference between a detecting signal and an internal reference signal and comprises a d-q axis transform unit 5, a one-cycle full addition unit 6 and a phase difference calculation unit 7.例文帳に追加

位相差検出回路は、検出信号と内部基準信号の位相差を検出するための回路であって、ｄ−ｑ軸変換ユニット５と、１周期全加算ユニット６と、位相差算出ユニット７とを備えている。 - 特許庁

A transmitting signal transforming circuit 4 operates the transformation matrix U upon a signal corresponding to two transmission systems to transform the column vector of two rows into the column vector of four rows.例文帳に追加

送信信号変換回路４は、２つの送信系統に対応した信号に変換行列Ｕを作用させ、２行の列ベクトルから４行の列ベクトルに変換する。 - 特許庁

To provide a circuit and method for two-dimensional discrete cosine transform, and an apparatus and method for image data compression for realizing an effective reduction in the power consumption.例文帳に追加

消費電力を効果的に低減できる２次元離散コサイン変換回路およびその方法ならびに画像データ圧縮装置およびその方法を提供する。 - 特許庁

For the orthogonal transform memories, a data bus 50 for transferring data between the memories and a system and a data bus 55 for transferring data between the memories and a main processing circuit are provided.例文帳に追加

これらの直交変換メモリに対し、システム側との間のデータ転送用のデータバス（５０）と、主演算回路側とのデータ転送を行なうデータバス（５５）を設ける。 - 特許庁

Gain regulation is performed by the notation of a signed bit and an absolute value and is restored to two's complement notation through an inverse transform circuit 104 before being added to a video image 10.例文帳に追加

符号ビットと絶対値による表現で、ゲイン調整などの処理を行い、映像信号１０に加算前に逆変換回路１０４を通して、２の補数表現に戻す。 - 特許庁

The window synchronization circuit 8 segments data by the number of samples by an effective symbol from the OFDM symbol as an arithmetic, range and applies Fourier transform to the segmented arithmetic range.例文帳に追加

ウィンドウ同期回路８は、ＯＦＤＭシンボルから有効シンボル分のサンプル数のデータを演算範囲として切り出し、切り出した演算範囲に対してフーリエ変換を行う。 - 特許庁

An A/D conversion circuit 111 samples locomotor noise detected by an acceleration sensor 109 at 8Hz, carries out the A/D conversion, and outputs the unvested noise to an FFT conversion circuit 112 in order, and the FFT conversion circuit 112 carries out the Fourier transform of the input signal.例文帳に追加

Ａ／Ｄ変換回路１１１は加速度センサ１０９で検出した運動ノイズを８ＨｚでサンプリングしてＡ／Ｄ変換しＦＦＴ変換回路１１２に順次出力し、ＦＦＴ変換回路１１２は入力された信号をフーリエ変換する。 - 特許庁

A received signal conversion circuit 302 converts the received signal using a Fourier transform circuit and an averaging circuit, etc. on the basis of the input known signal information, and emphasizes an influence by the known signal part of other radio system received by the received signal.例文帳に追加

受信信号変換回路３０２は、入力された既知信号情報に基づいて、フーリエ変換回路や、平均化回路などを用いて受信信号を変換し、受信信号が受けている他の無線システムの既知信号部分による影響を強調する。 - 特許庁

The irregular running average treatment circuit 107 outputs as two of an 8Hz signal on an average at a time in order without overlapping a signal from an A/D conversion circuit 106, and an FFT (fast Fourier transformation) conversion circuit 108 carries out the Fourier transform of the averaged signal.例文帳に追加

変則移動平均処理回路１０７はＡ／Ｄ変換回路１０６からの信号を重複することなく順次２個ずつ平均して８Ｈｚの信号として出力し、ＦＦＴ変換回路１０８は該平均した信号をフーリエ変換する。 - 特許庁

A DCT circuit 131 applies discrete cosine transform to input image data i(n_1,n_2) divided into blocks by each block to obtain coefficient data X(m_1,m_2) and a quantization circuit 132 applies quantization arithmetic operation to the coefficient data X(m_1,m_2) to obtain coefficient data X_q(m_1,m_2).例文帳に追加

ブロック化された入力画像データｉ(n_1,n_2)を、ブロック毎に、ＤＣＴ回路１３１で離散コサイン変換をして係数データＸ(m_1,m_2)を得ると共に、量子化回路１３２で量子化演算をして係数データＸ_q(m_1,m_2)を得る。 - 特許庁

Each digital processing part 311 extracts only a partial reception part from 13 segments of the equivalent baseband signal by an LPF circuit 301 without performing Fourier transform and arranges the partial reception part in segments when connected by a segment arrangement circuit 302.例文帳に追加

各デジタル処理部３１１は、フーリエ変換することなく、前記等価ベースバンド信号の１３セグメントから部分受信部のみをＬＰＦ回路３０１により抽出し、セグメント配置回路３０２により連結時のセグメントに配置する。 - 特許庁

In the modulation signal superimposing circuit 3, a secondary side of a transform 10 is placed in series between the LED 1 and the LED driving circuit 2, and a capacitor 11 is connected between an input side of the secondary side of the transformer 10 and ground.例文帳に追加

変調信号重畳回路３には、トランス１０がその二次側をＬＥＤ光源１とＬＥＤ駆動回路２間に直列して設けられ、トランス１０の二次側の入力側とグランド間にコンデンサ１１が接続される。 - 特許庁

A symbol timing adjustment circuit 43 inputs a delay profile from a matching filter 42 and an IFFT (Inverse Fast Fourier Transform) arithmetic circuit and attaches a flag to a path existing at a predetermined position from the position of a main path among paths of the delay profile supplied from the IFFT arithmetic circuit 20.例文帳に追加

シンボルタイミング調整回路４３は、整合フィルタ４２及びＩＦＦＴ演算回路から遅延プロファイルを入力し、ＩＦＦＴ演算回路２０から供給された遅延プロファイル中のパスのうち、メインパスの位置から所定の位置に存在するパスにフラグを付加する。 - 特許庁