lo-Dとは 意味・読み方・使い方

Additionally, it accepts D, O, and U as synonyms for ld, lo, and lu. (This is bad, and caused serious bugs later, when support for %D disappeared.発音を聞く 例文帳に追加

また、 D, O, and U を ld, lo, and luと同じものとして使える(これはまずい仕様で、 後に %D の対応が打ち切られた時に深刻なバグを引き起こした)。 - JM

Ball diameters d of both the rows are made the same, and the number of balls in the outboard side row Lo is larger than the number of balls in an inboard side row Li.例文帳に追加

両列のボール径ｄは同じとし、アウトボード側列Ｌｏのボール個数をインボード側列Ｌｉよりも多くする。 - 特許庁

Ball diameters d of both the rows are the same, and the number of balls in the outboard side row Lo is set to be larger than the number of balls in the inboard side row Li.例文帳に追加

両列のボール径ｄは同じとし、アウトボード側列Ｌｏのボール個数をインボード側列Ｌｉよりも多くする。 - 特許庁

The desired signal of a frequency fD outputted from a high frequency amplifier circuit 4 is inputted to the circuit 5b to be mixed with the oscillation signal of a frequency fL0 from a local oscillator 5a to generate low IF(intermediate frequency) of a frequency fIF=fL0-fD.例文帳に追加

高周波増幅回路４から出力される周波数ｆ_D の希望信号をダウンコンバート回路５ｂに入力し、局部発振器５ａからの周波数ｆ_LOの発振信号とをミキシングすることによって周波数ｆ_IF＝ｆ_LO−ｆ_D のＬｏｗ ＩＦを生成する。 - 特許庁

When the disconnection failure does not occur in the second gate signal line 22, a gate signal B is delayed with respect to a drive signal A by a gate capacitor 27, and the gate signal B reaches a reference voltage V_ref after a timer signal D has fallen to a Lo-level.例文帳に追加

第２ゲート信号線路２２に断線故障が発生していない場合、ゲート信号Ｂは、駆動信号Ａに対してゲートコンデンサ２７によって遅延し、ゲート信号Ｂが基準電圧Ｖ_refに達するのが、タイマ信号ＤがLoレベルに立下がった後になる。 - 特許庁

On the other hand, the middle point potential between an Lo side reference voltage 6 of the above A/D converter and a High side reference voltage 7 is used for the input of an inverse amplifier 14 so as to make the negative phase input signal of the A/D converter.例文帳に追加

一方、反転アンプ１４の入力に、上記Ａ／Ｄ変換器のＬｏ側基準電圧６とＨiｇｈ側基準電圧７の中点電位を用いることで、上記Ａ／Ｄ変換器の逆相入力信号を作る。 - 特許庁

The frequency conversion circuit is constituted so that an LO signal amplified by the third FET 3 is inputted in the gate G of the first FET 1, an RF (radio frequency) signal is inputted in the gate G of the second FET 2, and an IF signal is outputted to its drain D.例文帳に追加

第１ＦＥＴ１のゲートＧには第３ＦＥＴ３で増幅されたＬＯ信号が入力され、第２ＦＥＴ２のゲートＧにはＲＦ信号が入力され、そのドレインＤにＩＦ信号が出力されるようになっている。 - 特許庁