neg Aとは 意味・読み方・使い方

To provide a semiconductor test method and a semiconductor testing device capable of determining propriety of each level and timing of differential signals Pos and NegPos individually, relative to DUT having a differential output Pos/Neg.例文帳に追加

差動出力Ｐｏｓ／Ｎｅｇを有するＤＵＴについて、差動信号ＰｏｓとＮｅｇＰｏｓのレベルとタイミングの良否を個別に判定できる半導体試験方法および半導体試験装置を提供すること。 - 特許庁

A level shift circuit 24 receives a control signal S1 at the level of the power voltage Vdd or the ground voltage and level-shifts to a control signal MUTE at the level of the power voltage Vdd or the negative voltage -V_NEG.例文帳に追加

レベルシフト回路２４は、電源電圧Ｖｄｄと接地電圧のいずれかのレベルをとる制御信号Ｓ１を受け、電源電圧Ｖｄｄと負電圧−Ｖ_ＮＥＧのいずれかのレベルをとる制御信号ＭＵＴＥにレベルシフトする。 - 特許庁

A torque limit level in a motor (MG2) is decided based on the number of revolutions Neg of an engine under the engine traveling of the hybrid car (S110).例文帳に追加

ハイブリッド車両のエンジン走行中において、エンジン回転数Ｎｅｇに基づき電動機（ＭＧ２）でのトルク制限レベルを判定する（Ｓ１１０）。 - 特許庁

The spectrum coefficient information SP is subjected to variable length coding, a portion of the area Neg is substituted with dummy spectrum coefficient information DSP, and no spectrum coefficient information in a band after the dummy spectrum coefficient information is thereby read to improve security.例文帳に追加

スペクトル係数情報ＳＰを可変長符号化し、領域Ｎeg内の一部をダミースペクトル係数情報ＤＳＰに置き換えることで、これ以降の帯域のスペクトル係数情報は全て読めなくなり、安全性が高くなる。 - 特許庁

Namely, when the actual number NE of revolutions exceeds the allowable number NEG of revolutions (when 'YES' at a step S1040), rotation of an engine 11 is properly suppressed through fuel cut at a step S1050.例文帳に追加

すなわち実回転数ＮＥが許容回転数ＮＥＧ以上であれば（Ｓ１０４０で「ＹＥＳ」）、燃料カットによりエンジン１１の回転を適切に抑制できる（Ｓ１０５０）。 - 特許庁

In the area Neg, quantization accuracy information QN' and normalization coefficient NP' on a high pass side which are not encoded at a normal position are encoded.例文帳に追加

この領域Ｎegには、正規の位置には符号化されていなかった高域側の量子化精度情報ＱＮ’、正規化係数情報ＮＰ’が符号化されている。 - 特許庁

The sample holding circuit includes an operational amplifier (OP1), a first capacitor (C1), having one end connected to a summing node (NEG) as a node of a first input terminal of the operational amplifier, and a second capacitor (C2) having one end connected to the summing node.例文帳に追加

サンプルホールド回路は、演算増幅器（ＯＰ１）と、演算増幅器の第１の入力端子のノードであるサミングノード（ＮＥＧ）にその一端が接続される第１のキャパシタ（Ｃ１）と、サミングノードにその一端が接続される第２のキャパシタ（Ｃ２）を含む。 - 特許庁

A sample hold circuit includes the operational amplifier OP1, a switching element SF1 for feedback provided between the output terminal of the operational amplifier and a summing node NEG as the node of a first input terminal, and a switch signal generating circuit 80 which controls turning-on/off of the switch element for feedback.例文帳に追加

サンプルホールド回路は、演算増幅器ＯＰ１と、演算増幅器の出力端子と第１の入力端子のノードであるサミングノードＮＥＧとの間に設けられた帰還用スイッチ素子ＳＦと、帰還用スイッチ素子のオン・オフを制御するスイッチ信号生成回路８０を含む。 - 特許庁