sgd.とは 意味・読み方・使い方

After that, the drain side select-gate line SGD is set to VSG2, and a write-in potential Vpgm is applied to a selection word line (time t2-t3).例文帳に追加

この後、ドレイン側セレクトゲート線ＳＧＤが、ＶＳＧ２に設定され、書き込み電位Ｖｐｇｍが選択ワード線に印加される（時刻ｔ２〜ｔ３）。 - 特許庁

An SOG film is formed as a sacrifice layer so that an upper surface is positioned above an upper surface of a polycrystalline silicon layer 4 and below an upper surface of gate electrodes MG, SGS, SGD between gate electrodes MG-MG, MG-SGS, and MG-SGD.例文帳に追加

ゲート電極ＭＧ−ＭＧ間、ＭＧ−ＳＧＳ間、ＭＧ−ＳＧＤ間に多結晶シリコン層４の上面よりも上方で且つゲート電極ＭＧ、ＳＧＳ、ＳＧＤの上面よりも下方に上面が位置するように犠牲層としてＳＯＧ膜を形成する。 - 特許庁

At least three conductive layers having the same structure as that of the at least three conductive layers in the first and second blocks are disposed on the driver 33, and first select gate lines SGD<5> in the first and second blocks are connected to the driver 33 through the at least three conductive layers on the driver 33.例文帳に追加

ドライバ33上には、第一及び第二ブロック内の３以上の導電層と同じ構造を持つ３以上の導電層が配置され、第一及び第二ブロック内の第一セレクトゲート線SGD<5>は、ドライバ33上の３以上の導電層を介してドライバ33に接続される。 - 特許庁

For example, when "1" is written in a memory cell MC, to precharge the channel, the select gate transistor SGD-Tr of a drain side is turned ON by a potential Vsg from a row control circuit.例文帳に追加

たとえば、メモリセルＭＣ０に対する“１”書き込み時には、まず、チャネルをプリチャージするために、ロウ制御回路からのＶｓｇ電位により、ドレイン側のセレクトゲートトランジスタＳＧＤ−Ｔｒをオンさせる。 - 特許庁

Further, a drain side selection gate line SGD and a source side selection gate line SGS are charged to the second voltage Vs by the voltage generation circuit 10.例文帳に追加

さらに、電圧発生回路１０により、ドレイン側選択ゲート線ＳＧＤおよびソース側選択ゲート線ＳＧＳを、第２の電圧Ｖｓに充電する。 - 特許庁

Then, a silicon oxide film 9 having etching selectivity with the SOG film is formed so that the silicon oxide film 9 is along an upper side face of the gate electrodes MG, SGS, SGD and an upper surface of the SOG film.例文帳に追加

次に、ゲート電極ＭＧ、ＳＧＳ、ＳＧＤの上部側面およびＳＯＧ膜の上面に沿うようにＳＯＧ膜との間でエッチング選択性を有するシリコン酸化膜９を形成する。 - 特許庁

In the NAND-type flash memory 100, a drain side selecting gate line SGD, source side selection gate line SGS, and a (p) type semiconductor substrate Psub of a block made as non-selection by a row decoder are made to be a ground potential.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１００は、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位にする。 - 特許庁

The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.例文帳に追加

メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁