「"ゲート電極間"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ボディコンタクト及びゲート電極間は、電気的に絶縁されている。例文帳に追加

The body contact and gate electrode are electrically insulated each other. - 特許庁

ゲート電極間にエアギャップ構造を採用する構造において当該ゲート電極間の絶縁膜の積層を抑制しゲート電極間の寄生容量を低減できるようにする。例文帳に追加

To reduce parasitic capacitance between gate electrodes by suppressing lamination of an insulation film between gate electrodes in structure for adopting an air gap structure between the gate electrodes. - 特許庁

単層のゲート電極構造におけるゲート電極間の隔壁の製造精度を高める。例文帳に追加

To enhance a manufacturing accuracy of a barrier wall between gate electrodes of a monolayer gate electrode structure. - 特許庁

ゲート電極間の埋め込みを可能としつつ、チャージダメージからゲート絶縁膜を保護する。例文帳に追加

To protect a gate insulating film from a charge damage while an area between the gate electrodes can be embedded. - 特許庁

複数のコントロールゲート電極間のショートが抑制された半導体装置を提供する。例文帳に追加

To provide a semiconductor device, in which a short circuit between a plurality of control gate electrodes is suppressed. - 特許庁

ゲート電極間短絡を確実に防止した半導体装置とその製造方法を提供する。例文帳に追加

To provide a semiconductor device, together with its manufacturing method, wherein a short circuit between gate electrodes is surely prevented. - 特許庁

隣り合う浮遊ゲート電極間の電気的接続を防ぐことができるようにする。例文帳に追加

To provide a semiconductor device capable of preventing electrical connection between adjacent floating gate electrodes, and its manufacturing method. - 特許庁

次に、埋め込みゲート電極間に非晶質シリコン層５５が形成される。例文帳に追加

The single-crystal silicon layer 45 is subjected to patterning to form burial gate electrodes 11, 13, 15, and 17. - 特許庁

薄膜トランジスタでは、ソースまたはドレイン電極とゲート電極間のオーバラップのために、ソース電極とゲート電極間の寄生容量と、フィードスルー電圧が増加する。例文帳に追加

To counteract increase of parasitic capacitance and feed-through voltage between a source electrode and a gate electrode caused by overlap between the source electrode or a drain electrode and the gate electrode in a thin film transistor. - 特許庁

この第３のＭＯＳトランジスタの前記ソース電極およびゲート電極間には付加抵抗が接続され、前記ドレイン電極およびゲート電極間には付加容量が接続されている。例文帳に追加

An additional resistor R is connected between a source electrode and a gate electrode of the 3rd MOS TR 6 and an additional capacitor C is connected between a drain electrode and the gate electrode of the 3rd MOS TR 6. - 特許庁

不揮発性メモリ素子の島状半導体領域とフローティングゲート電極間、および、トランジスタの島状半導体領域とゲート電極間には、第１の絶縁膜と第２の絶縁膜の積層膜が形成されている。例文帳に追加

A stacked film of a first insulating film and a second insulating film is formed between an island-shaped semiconductor region and a floating gate electrode of the nonvolatile memory element and between an island-shaped semiconductor region and a gate electrode of the transistor. - 特許庁

層間絶縁膜を形成する前に、ゲート電極間かつ拡散層間の一部領域のアスペクト比を、このゲート電極間のこの一部領域以外の領域のアスペクト比より低減させる低減工程を備える。例文帳に追加

A manufacturing method is provided with a reduction process for reducing an aspect ratio of a partial region between gate electrodes and diffusion layers made to be lower than that of a region, except for the partial region between the gate electrodes, prior to the formation of an interlayer insulating film. - 特許庁

カソード電極とゲート電極間に電圧を印加すると、台座１０６上に被着されたカーボンナノチューブ１０７から電子が放出される。例文帳に追加

Electrons are emitted from the carbon nanotube 107 when voltage is applied between the cathode electrode 101 and the gate electrode 104. - 特許庁

少なくとも隣接する各第１ゲート電極間１０４における第２窒化膜１０６上に複数の第２ゲート電極１０７が形成されている。例文帳に追加

A plurality of second gate electrodes 107 are formed on the second nitride film 106 between at least adjacent first gate electrodes 104. - 特許庁

抵抗素子３８は、ダイオード３４，３６およびゲート電極間のノードＮＤ１とトランジスタＱ１のエミッタ電極との間に接続される。例文帳に追加

The resistor element 38 is connected between a node ND1 between the diodes 34, 36 and a gate electrode, and an emitter electrode of the transistor Q1. - 特許庁

ゲート電極は共に櫛状であるので、レジスト除去液が隣接するゲート電極間に十分滲入するのでリフトオフが容易となる。例文帳に追加

Since both gate electrodes are interdigital, resist removing liquid enters between adjacent gate electrodes sufficiently and lift-off is facilitated. - 特許庁

ゲート電極形成時にはレジスト除去液が隣接するゲート電極間に十分滲入するのでリフトオフが容易となる。例文帳に追加

Since resist removing liquid enters between adjacent gate electrodes sufficiently during formation of the gate electrode, lift-off is facilitated. - 特許庁

隣接するゲート電極間がショートすることを防止して、半導体装置の製造歩留まりを向上させる。例文帳に追加

To improve the production yield of semiconductor devices by preventing short-circuit between adjacent gate electrodes. - 特許庁

不揮発性半導体記憶装置のフローティングゲート電極とコントロールゲート電極間のカップリング比を向上させる。例文帳に追加

To improve coupling between a floating gate electrode and a control gate electrode of a non-volatile semiconductor memory device. - 特許庁

ＭＯＳＦＥＴ１７のソース電極と前記３端子サイリスタ１５のゲート電極間にはダイオード１９が接続されている。例文帳に追加

A diode 19 is connected between the source electrode of the MOSFET17 and the gate electrode of the 3-terminal thyristor 15. - 特許庁

ゲート電極の寸法精度および高さを保ちつつ、ゲート電極間のリーク電流の発生を抑える。例文帳に追加

To suppress leakage currents between the gate electrodes of a semiconductor device, while maintaining the dimensional precision and heights of the electrodes. - 特許庁

狭いゲート電極間であっても隣接するコンタクト間で短絡することなくコンタクトホールを形成する。例文帳に追加

To form a contact hole without short-circuits between adjacent contacts, even between narrow gate electrodes. - 特許庁

これによりレジスト除去液が隣接するゲート電極間に十分滲入するのでリフトオフが容易となる。例文帳に追加

Since resist removing liquid enters between adjacent gate electrodes sufficiently, lift-off is facilitated. - 特許庁

間隔が狭いゲート電極間を層間絶縁膜で確実に埋め込み、半導体装置の信頼性を向上させる。例文帳に追加

To improve reliability of a semiconductor device by surely filling a narrow gap between gate electrodes with an inter-layer insulating film. - 特許庁

カソード電極とゲート電極間の静電容量を極力小さく抑えつつ、絶縁膜の絶縁耐圧を向上させる。例文帳に追加

To improve breakdown voltage of an insulating film while suppressing electrostatic capacity between a cathode electrode and a gate electrode as small as possible. - 特許庁

ゲート電極間の間隔を一様に保ちながら、半導体装置内の温度分布の不均一性を抑制する。例文帳に追加

To suppress the heterogeneity of temperature distribution in a semiconductor device while keeping an interval between gate electrodes uniform. - 特許庁

浮遊ゲート電極間の電気容量を小さくした不揮発性半導体記憶装置及びその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device with capacitance reduced between its floating gate electrodes, and to provide a method for manufacturing the same. - 特許庁

あるいは、ゲート電極間の積層絶縁膜１を表面から掘って電荷蓄積手段を除去する。例文帳に追加

Alternatively, the multilayer insulation film 1 is dug from the surface between the gate electrodes and the charge storage means is removed. - 特許庁

信号線と駆動トランジスタのゲート電極間の寄生容量によるカップリングに起因するクロストークの発生を抑える。例文帳に追加

To suppress occurrence of crosstalk resulting from coupling by the parasitic capacitance between a signal line and the gate electrode of a drive transistor. - 特許庁

電極間絶縁膜に生じるシームなどの埋込み欠陥の露出を抑制できるようにしてゲート電極間ショートを防止できるようにする。例文帳に追加

To prevent a short circuit between gate electrodes by preventing exposure of an embedded defect such as a seam caused on an inter-electrode insulating layer. - 特許庁

隣り合う第１のゲート電極間の短絡を防止しつつ構成した構造において、第２のゲート電極の高抵抗化を抑制する。例文帳に追加

To prevent resistance of a second gate electrode from increasing in a structure constituted to prevent short-circuiting between adjacent first gate electrodes. - 特許庁

トレンチゲート電極間の間隔が狭く、アバランシェ耐量が高い半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor apparatus which has a narrow distance between trench gate electrodes and a high avalanche resistance, and to provide a method for manufacturing the same. - 特許庁

リソグラフィ処理等のプロセス数を増加させることなく隣接メモリセルゲート電極間にシールド配線を形成できるようにする。例文帳に追加

To provide a method for manufacturing a nonvolatile semiconductor memory cell, forming a shield wiring between adjacent memory cell gate electrodes without increasing the number of processes such as lithographic processing. - 特許庁

第２ゲート電極１３に印加されるゲート電圧はゲート絶縁膜７とゲート電極間絶縁膜１１で分割される。例文帳に追加

A gate voltage which is to be applied to the second gate electrode 13 is divided by the gate insulating film 7 and the inter-gate electrode insulating film 11. - 特許庁

選択ゲートトランジスタのゲート電極間のビット線コンタクトのコンタクトホール形成を確実にできるようにする。例文帳に追加

To provide a method of manufacturing a semiconductor device capable of surely forming contact holes for bit line contacts between gate electrodes of selection gate transistors. - 特許庁

ゲート電極間を埋め込む膜に吸湿性の高い膜を用いた半導体装置において、金属配線の信頼性劣化を防ぐ。例文帳に追加

To prevent a semiconductor device, which uses a film high in hygroscopic property as a film to be buried between gate electrodes, from deteriorating in the reliability of metal wiring. - 特許庁

動作領域において、ゲート電極間にはソース領域のみが露出し、ソース領域下方に第１ボディ領域を設ける。例文帳に追加

In an insulated-gate semiconductor device, in an active region, only a source region is exposed between gate electrodes 7 and a first body region 13a is provided below the source region. - 特許庁

ゲート電極間絶縁膜中を流れるリーク電流の低減化を図ったフラッシュメモリを実現すること。例文帳に追加

To realize a flash memory wherein a leakage current is reduced through an inter-gate-electrode insulating film thereof. - 特許庁

ゲート電極間に埋め込まれたＳＯＧを緻密化させ、コンタクト電極形成の前処理であるフッ酸系のウエット耐性を向上させ、かつゲート電極間の絶縁膜をボイドが無い状態で形成させ、良好なコンタクト形状及び良好なコンタクト抵抗特性を得る。例文帳に追加

To compact SOG buried between gate electrodes, improve the wet resistance against hydrofluoric acid treatments as a pretreatment for forming contact electrodes and form an insulation film between the gate electrodes without containing voids, thereby containing a good contact shape and good contact resistance characteristics. - 特許庁

フラッシュメモリは、フローティングゲート電極３と、フローティングゲート電極３上に設けられ、最小膜厚が５ｎｍ以上である膜厚分布を有する多結晶のゲート電極間絶縁膜５と、多結晶のゲート電極間絶縁膜５上に設けられたコントロールゲート電極４とを具備している。例文帳に追加

This flash memory comprises a floating gate electrode 3, the polycrystalline inter-gate-electrode insulating film 5 provided on the floating gate electrode 3 whose minimum film thickness being ≥5 nm, and a control gate electrode 4 provided on the polycrystalline inter-gate-electrode insulating film 5. - 特許庁

ソース電極−ゲート電極間に形成される絶縁膜にしきい値電圧を低くするような歪み特性を持たせ、ドレイン電極−ゲート電極間に形成される絶縁膜７にきい値電圧を高くするような歪み特性を持たせることで、素子のオン抵抗（Ｒ_ＯＮ）を小さく、耐圧を高く保つ。例文帳に追加

The ON resistance (R_ON) of an element is maintained small and withstand voltage thereof is maintained higher by giving a distortion characteristic to lower the threshold voltage to an insulating film formed between source and gate electrodes, and also giving a distortion characteristic to raise the threshold voltage to an insulating film 7 formed between drain and gate electrodes. - 特許庁

ＩＧＢＴ素子のコレクタ電極側とゲート電極間のツェナーダイオードのツェナー電圧がバルク耐圧より１００Ｖ以上小さくする。例文帳に追加

Zener voltage of a Zener diode between the side of a collector electrode of IGBT element and a gate electrode, is reduced by 100 V or more below the bulk withstand voltage. - 特許庁

異なる極性のゲート電極における、ゲート電極間の加工寸法差が小さく、かつ、ゲート絶縁膜や半導体基板に与えるダメージを極力低減させる半導体装置の製造方法を提供する。例文帳に追加

To provide a process for fabricating a semiconductor device in which processing tolerance between gate electrodes of different polarity is small and damage on a gate insulating film or a semiconductor substrate is minimized. - 特許庁

隣接するゲート電極間に配置されたシールド電極の電位を安定的に保持し、シールド電極によって近接効果を軽減することが可能な不揮発性半導体記憶装置およびその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor storage device capable of stably holding a potential of a shield electrode arranged between the adjacent gate electrodes to relieve a proximity effect by the shield electrode, and a method of manufacturing the same. - 特許庁

余分な工程を追加せずに、パターン間（例えば、ゲート電極間）の間隔を可及的に小さくすることのできる半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device, the method reducing an interval between patterns (for instance, between gate electrodes) as much as possible without adding an extra process. - 特許庁