| 例文 |
"Memory Module"を含む例文一覧と使い方
該当件数 : 818件
When writing data in the memory module while setting a page size lager than the prescribed page size as an access unit, the controller respectively provides an independent memory control signal which is not included in a common signal including the data and an address to each of the flash memory chips and performs control to write the data at the same address of each of the flash memory chips.例文帳に追加
前記コントローラは、前記メモリモジュールに対して前記所定のページサイズを超えるページサイズをアクセス単位としてデータを書き込む場合に、前記データ及びアドレスを含む共通信号に含まれない独立のメモリ制御信号を前記各フラッシュメモリチップのそれぞれに供給し、前記各フラッシュメモリチップの同一アドレスにデータを書き込むように制御する。 - 特許庁
The memory module includes a plurality of data connectors 120 provided along a long side of a module substrate 110, memory chips 200 and data register buffers 300 provided on the module substrate 110, data lines L0 connecting the data connectors 120 and the data register buffers 300, and data lines L1 and L2 connecting the data register buffers 300 and the memory chips 200.例文帳に追加
モジュール基板110の長辺に沿って設けられた複数のデータコネクタ120と、モジュール基板110に搭載されたメモリチップ200及びデータレジスタバッファ300と、データコネクタ120とデータレジスタバッファ300とを接続するデータ配線L0と、データレジスタバッファ300とメモリチップ200とを接続するデータ配線L1,L2とを備える。 - 特許庁
A stack memory module comprises a wafer carrier 1, at least two wafers 2 comprising a bonding pad fitting surface 20 with a bonding pad 21, an insulating tape layer 4 for bonding the wafer 2 to the wafer carrier 1, and a plurality of solder connection parts 3 electrically connected to a through hole 14 provided on one fitting surface 20 of the wafer carrier 1.例文帳に追加
スタックメモリモジュールは、ウェハキャリア1と、ボンディングパッド21が設けられたボンディングパッド取付面20を備える少なくとも二つのウェハ2と、ウェハ2をウェハキャリア1に接着する絶縁テープ層4と、ウェハキャリア1の一方の取付面20に設けられるスルーホール14と電気的に接続された複数の半田接続部3とを備える。 - 特許庁
After wiping out all lines in a dirty state existing on a cache memory 2 to a memory module 4a, a processor 1 switches a main memory controller 3 to a copy mode, and issues write invalidating byte enable to one word in all the lines of a copy area, and stores all the lines of the copy area in the dirty state in the cache memory 2.例文帳に追加
キャッシュメモリ2上に存在するダーティ状態のラインをすべてメモリモジュール4aへ掃き出した後、プロセッサ1はメインメモリ制御装置3を複写モードに切り替えて、バイトイネーブルを無効化したライトを複写領域の全ライン内の1ワードに対して発行し、キャッシュメモリ2に複写領域の全ラインをダーティ状態で格納する。 - 特許庁
The shared memory module 36 provided with a shared buffer 38 can exclusively access without any loss the preceding image processing module 28 (A1) or the succeeding image processing module 28 (A2) without generating overlap between the writing of image data in the shared buffer 38 and the reading of image data from the shared buffer 38.例文帳に追加
共有メモリモジュール36は、共有バッファ38を備え、独占排他的に前段の画像処理モジュール28(A1)又は後段の画像処理モジュール28(A2)とアクセス可能であり、共有バッファ38への画像データの書き込みと、共有バッファ38からの画像データの読み出しとの時期が重なることがなく、かつロスなくアクセスが可能となる。 - 特許庁
An SDRAM (static and dynamic random access memory) module MMD is constituted of macro selection circuits MSE0 to 3 to select whether or not instructions from the outside is carried out, operation registers provided in the macro selection circuits so that the instructions selected by the macro selection circuits are programmed from the outside and SDRAMs 10 to 13 to be operated by receiving instructions from the macro selection circuits.例文帳に追加
SDRAMモジュールMMDを、外部からの命令を実行するか否かを選択するマクロ選択回路MSE0〜3と、このマクロ選択回路が選択する命令を外部よりプログラムできるようにマクロ選択回路内に設けたオペレーションレジスタと、マクロ選択回路からの指示を受けて動作するSDRAM10〜13により構成する。 - 特許庁
The memory module includes a plurality of memory chips and a plurality of comparison units which are arranged within a plurality of memory chips respectively, test a plurality of test data bits outputted from a plurality of memory blocks in each inside of the plurality of memory chips and output the test data outputted from any one among the plurality of memory blocks.例文帳に追加
複数個のメモリチップ、前記複数個のメモリチップの各々の内部にそれぞれ配置され、前記複数個のメモリチップの各々の内部の複数個のメモリブロックから出力される複数ビットのテストデータをテストし、前記複数個のメモリブロックのうち何れか一つから出力されるテストデータを出力する複数個の比較部を備えるメモリモジュール。 - 特許庁
The infusion pump system, specifically, for dosing a patient according to a predetermined treatment method is characterized by comprising a drug administering means which is controlled by a microprocessor, and a special user interface or a replaceable memory module for being coupled to the microprocessor so as to adapt to characteristics required for various treatment methods.例文帳に追加
詳細には、本発明は、予め決められた治療方法にしたがって患者に投薬するための注入ポンプシステムであって、マイクロプロセッサーによって制御される薬投与手段と、特別なユーザーインターフェイス、または種々の治療法に求められる特性に適応するように上記マイクロプロセッサーと連結する交換可能なメモリーモジュールとからなることを特徴とする注入ポンプシステムに関する。 - 特許庁
To provide a main board which has no (little) bad influence due to delay of a signal between a memory control IC and a memory module to the performance of the board and does not cause a problem on the wiring in the designing thereof whereby a device having a small size in a direction coincident with the vertical direction of the main board and two memory modules which are readily detachable thereto can be constituted.例文帳に追加
メモリ制御ICとメモリモジュールとの間の信号遅延によるボード性能への悪影響がなく(少なく)、その設計時に配線上の問題も生じないメインボードであって、それを用いることにより、メインボードの高さ方向と一致する方向のサイズが小さく、かつ、2つのメモリモジュールの双方を容易に脱着可能な装置を構成することができるメインボードを、提供する。 - 特許庁
This method, device and system are disclosed for redistributing memory allocation to insufficiently used portions of a dynamic random access memory (DRAM) device and a dual in-line memory module (DIMM) device in order to balance memory usage more evenly amongst active devices so as to limit the amount of power and the thermal load consumed by an individual memory component.例文帳に追加
個々のメモリ構成要素によって消費される電力および熱負荷の量を制限するためにアクティブ・デバイスの間でより均等にメモリ使用のバランスをとるために、ダイナミック・ランダム・アクセス・メモリ(DRAM)デバイスおよびデュアル・インライン・メモリ・モジュール(DIMM)デバイスのうちで十分に利用されていない部分にメモリ割振りを再配分する方法、装置、およびシステムを開示する。 - 特許庁
In this method for transmitting/receiving data through an external package pin between a microprocessor and an external memory module, n bits being the value of data to be simultaneously processed are divided with a fixed value m being the factor of (n) then the data are transmitted/received by m bits per a time over n/m times by using both of parallel and serial systems.例文帳に追加
マイクロプロセッサーと外部メモリモジュール間に外部パッケージピンを通じてデータを送受信する方法において、一時に処理するデータ大きさのnビットをnの因数である一定な大きさの値(m)で割り算して一回にmビットずつn/m回にわたって並列方式及び直列方式を共に使用して送受信するマイクロプロセッサーのデータ送受信方法とする。 - 特許庁
The color conversion memory module 19 comprises semiconductor memories 3, including a local memory 23 on a board 5 and a color conversion module 4 which includes a control circuit 20 and also one color conversion circuit 25 or more, is connected to a memory interface 26 by a connector 2 and the local memory 23 and the control circuit 20 selectively apply color conversion to data written in or read out from the semiconductor memory 3.例文帳に追加
色変換メモリモジュール19は基板5上にローカルメモリ23を含む半導体メモリ3と、制御回路20を含み一つあるいはそれ以上の色変換回路25を含む色変換モジュール4からなり、コネクタ2によってメモリインタフェース26と接続し、半導体メモリ3へ書き込むデータあるいは読み出すデータを、ローカルメモリ23と制御回路20によって選択的に色変換する。 - 特許庁
A memory control device which accesses the memory module having a plurality of ranks includes: an interface part having a select signal line for a select signal for rank selection and an address signal line for an address signal indicating an address on a selected rank; and a control part which transmits the signal for rank selection through a part of an address signal line and the select signal line.例文帳に追加
複数のランクを有するメモリモジュールにアクセスするメモリ制御装置であって、ランクを選択するためのセレクト信号を介するセレクト信号線及び選択されたランク上のアドレスを示すアドレス信号を介するアドレス信号線を有するインターフェイス部と、前記アドレス信号線の一部及びセレクト信号線を介して前記ランクを選択する信号を送信する制御部とを備えた。 - 特許庁
A memory module having a back-up function is provided with a memory connector connected with a system memory signal socket, a memory having the same capacities as or more capacities than the capacity of a system memory which is connected through each pin of the memory connector corresponding to a main system, and a switching device for selecting a backup memory chip or a system memory chip 1105.例文帳に追加
バックアップ機能を有するメモリモジュールは、システムメモリ信号ソケットと接続するメモリコネクタ1104、1101と、システムメモリと同容量或いはより大きい容量を有し、前記メモリコネクタ1104、1101の各ピンにより、メインシステムと対応して接続したメモリ1102と、バックアップメモリチップ1102或いはシステムメモリチップ1105を選択できる切り換え装置とを有する。 - 特許庁
The content reproducing device includes: a memory module for reading setting information of content reproduction conditions from an external memory connected to the content reproducing device (step S25), a control means for setting content reproduction conditions by a reproducing means using the read setting information (step S28), and a reproducing means for reproducing content according to the content reproduction conditions set by the control means (step S28).例文帳に追加
コンテンツ再生装置は、コンテンツ再生装置に接続された外部メモリから、コンテンツの再生条件の設定情報を読み取る(ステップS25)メモリモジュールと、前記読み取られた設定情報を用いて、再生手段によるコンテンツの再生条件を設定する(ステップS28)制御手段と、前記制御手段により設定されたコンテンツの再生条件に従って、コンテンツを再生する(ステップS28)再生手段と、を備える。 - 特許庁
The microcomputer which includes the nonvolatile memory module which maintains necessary information stored previously even if the electric power supply of the system is shut off, and a keyboard controller module which overall controls using the keyboard bios, are provided, and the necessary information includes function information, actual state information which are set by a user, and design selecting information for designing appropriate to an application system.例文帳に追加
システム電源オフ時にも既に記憶された必要な情報を保持する不揮発性メモリモジュールと、キーボードバイオスを用いて全体的な制御を担当するキーボード制御器モジュールとを内蔵してなるマイクロコンピュータを提供し、ここで、上記必要な情報は、使用者によって設定された機能情報と現在状態情報、そして応用されるシステムに好適に設計するための設計選択情報を含む。 - 特許庁
In a memory module, a plurality of memories 2 are mounted on a module substrate 1, Vref-Vss impedance near the memories 2 is coupled with Vss by a decoupling capacitor 5 and Vref planes 4 to reduce impedance, the Vref plane 4 is individually provided for each memory 2, and the Vref planes 4 are connected by high-impedance wiring or high-impedance chip components 3-1, 3-2.例文帳に追加
メモリモジュールにおいて、モジュール基板1上にメモリ2を複数実装し、このメモリ2の近傍のVref−Vss間インピーダンスをデカップリングコンデンサ5とVrefプレーン4でVssと結合させて広い周波数領域で低インピーダンス化を図り、Vrefプレーン4は各メモリ2毎に個別に設け、Vrefプレーン4間を高インピーダンス配線、又は高インピーダンスチップ部品3−1,3−2で接続する。 - 特許庁
This memory module including semiconductor memory chip is provided with a reference voltage generation circuit for generating a reference voltage to decide a High level and a Low level of one two signals in one of two pads installed in a semiconductor memory chip to which complementary two signals to determine the timing of data transfer are input/output.例文帳に追加
半導体記憶チップを含むメモリモジュールが、データ転送のタイミングを決める互いに相補的な2つの信号が入出力される半導体記憶チップが有する2つのパッドのうち一方のパッドに、2つの信号のうち一方の信号のHighレベルとLowレベルとを判定する基準電圧を生成して2つの信号のうち他方の信号に換えて印加する基準電圧生成回路を有する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|