「"parallel data"」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The high-speed serial interface circuit 20 outputs a host interface signal in which a command or a data signal included in a received packet is included as a parallel data signal.例文帳に追加

高速シリアルインターフェース回路２０は、受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力する。 - 特許庁

To realize miniaturization of a CRC code arithmetic circuit for operating a CRC code from byte parallel data which are variable length data and to reduce manufacturing cost.例文帳に追加

本発明の課題は、可変長データであるバイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路の小型化を実現し、製造コストを低減することである。 - 特許庁

To sufficiently exhibit the effect of shortening the parallel data processing time of an operation system having multitask function by enhancing print data processing efficiency.例文帳に追加

印刷データの処理効率を向上させて、マルチタスク機能を有するオペレーションシステムによる並行処理のデータ処理時間を短縮するという効果を十分に発揮させる。 - 特許庁

Furthermore, an S/P conversion circuit 11 converts serial data into parallel data whose number is equal to number of columns C of a matrix to write the data to the two RAMs 31, 32.例文帳に追加

また、Ｓ／Ｐ変換回路１１によって、シリアルのデータをマトリクスの列数Ｃと同じ数のパラレルデータに変換して２つのＲＡＭ３１、ＲＡＭ３２にデータを書き込む。 - 特許庁

A droplet ejection apparatus comprises a first serial parallel converter 110 for converting serial data of image data into parallel data, a second serial parallel converter 120 for converting the data supplied from the first serial parallel converter 110 into parallel data, and a droplet discharge element 60 for driving based on the data supplied from the second serial parallel converter 120.例文帳に追加

液滴吐出装置は、画像データであるシリアルデータをパラレルデータに変換する第１シリアルパラレル変換器１１０と、第１シリアルパラレル変換器１１０から供給されるデータをパラレルデータに変換する第２シリアルパラレル変換器１２０と、第２シリアルパラレル変換器１２０から供給されるデータに基づいて駆動する液滴吐出素子６０と、を備えている。 - 特許庁

The simulation processing part inputs the serial gradation voltage data generated by the socket model 110 to the data driver model 20 through the gradation voltage generating circuit model 60, inputs serial data from the data driver model 20 to the socket model 110 and converts it to parallel data, and inputs parallel data obtained by the conversion to the display panel model 90.例文帳に追加

シミュレーション処理部は、ソケットモデル１１０により生成されたシリアルの階調電圧データを階調電圧生成回路モデル６０を介してデータドライバモデル２０に入力し、データドライバモデル２０からのシリアルのデータをソケットモデル１１０に入力してパラレルのデータに変換し、変換により得られたパラレルのデータを、表示パネルモデル９０に入力する。 - 特許庁

A control circuit for A/D converters comprises a control portion 111 for generating CS signals and clock signals sent to the many A/D converters, first and second serial/parallel conversion portions 112 and 113 for converting serial data signals sent from the many A/D converters into parallel data signals, first and second data storage portion 114 and 115 for storing the parallel data.例文帳に追加

ADコンバータ制御回路は複数のADコンバータに対するＣＳ信号、クロック信号を生成するコントロール部１１１と複数のADコンバータからのシリアルデータ信号をパラレルに変換するシリアルパラレル１変換部１１２、シリアルパラレル２変換部１１３とパラレルデータを格納するデータ１格納部１１４とデータ２格納部１１５で構成される。 - 特許庁

This data transfer controller 30 includes: a serial data processing part 32 transferring serial data via a serial bus; a parallel data processing part 34 performing a data transfer process for parallel data into which the serial data are converted; a transfer mode detection part 36 detecting a data transfer mode of the serial bus; and a clock generation part 38 generating an operation clock supplied to each part.例文帳に追加

データ転送制御装置３０は、シリアルバスを介してシリアルデータを転送するシリアルデータ処理部３２と、シリアルデータを変換したパラレルデータのデータ転送処理を行うパラレルデータ処理部３４と、シリアルバスのデータ転送モードを検出する転送モード検出部３６と、各部に供給される動作クロックを生成するクロック生成部３８とを含む。 - 特許庁

The waveform display comprises a means (51) for translating compressed video signals into parallel data, a means (33) for translating the parallel data into waveform display data, a means (52)for creating analysis data by analyzing transmission state of the compressed video signals, and a means (36) for displaying the waveform display data and the analysis data simultaneously.例文帳に追加

波形表示装置は、圧縮された映像信号を圧縮されていないパラレルデータに変換する手段（５１）と、パラレルデータを波形表示データに変換する手段（３３）と、圧縮された映像信号の伝送状態を解析し、解析データを生成する手段（５２）と、波形表示データと解析データとを同時に表示する手段（３６）と、を備える。 - 特許庁

Receiving parallel data in 10-bit, each of data reception sections 110-117 converts the data into serial data and gives the converted data to switch sections 120-129.例文帳に追加

データ受信部１１０〜１１７各々は１０ビットのパラレル形式のデータを受信すると、そのデータをシリアル形式のデータに変換し、変換したデータをスイッチ部１２０〜１２９へと送出する。 - 特許庁

A serial/parallel(S/P) conversion circuit 110 converts inputted reception data into parallel data in accordance with a timing signal which a timing generation circuit 120 generates and outputs it to a CPU 130.例文帳に追加

タイミング生成回路１２０の生成するタイミング信号に従って、Ｓ／Ｐ変換回路１１０は入力した受信データをパラレルデータに変換してＣＰＵ１３０に出力する。 - 特許庁

Synchronizing code detecting circuits 1A, 1B convert serial input data into parallel data, compares them with a preset code and output detecting pulses to a selector only in coincidence.例文帳に追加

同期コード検出回路１Ａ、１Ｂは、シリアルの入力データをパラレル変換した後に予め設定された設定コードと比較し、一致した場合にのみ検出パルスをセレクタ３に出力する。 - 特許庁

To provide a parallel signal processing unit that can extend the shortest part of a setup margin as a time required, when assembling parallel data into serial data and avoid the power consumption time from being concentrated at a single point.例文帳に追加

パラレルなデータをシリアルなデータに組み替えるときに必要な時間としてのセットアップマージンの最短部分を長時間化すると共に電力消費の時間の１点集中を回避する。 - 特許庁

Print data transmitted from a body side control board 520 is converted to parallel data corresponding to a plurality of driving elements on a print head by a serial-parallel converter 31 to be held in a latch circuit 32.例文帳に追加

本体側制御基板５２０から送られた印字データをシリアル−パラレル変換器３１で印字ヘッドの複数の駆動素子に対応したパラレルデータに変換し、ラッチ回路３２に保持する。 - 特許庁

Respective frame-side IC boards on which serial-parallel conversion ICs are mounted are disposed on the game frame side, and the serial data are converted into parallel data to be supplied to respective lamps on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣを搭載した各枠側ＩＣ基板が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプに供給する。 - 特許庁

A board-side IC board on which serial-parallel conversion ICs 616-619 are mounted is disposed on the game board side, and the serial data are converted into parallel data to be supplied to respective lamps on the game board.例文帳に追加

遊技盤側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板が設けられ、シリアルデータをパラレルデータに変換して遊技盤上の各ランプに供給する。 - 特許庁

This device is provided with a parallel/series converter converting parallel data read out from a memory cell into series data, and a switch control circuit receiving a controlling signal and controlling the parallel/series converter.例文帳に追加

メモリセルから読み出される並列データを直列データに変換する並列直列変換器と、制御信号を受け、並列直列変換器を制御するスイッチ制御回路とを備えている。 - 特許庁

By counting the enable signal sinenb, the generator 30 decodes the above counter value and generates the write enable signal sdec[N-1:0] into an arbitrary bit in the parallel data dat[0]... to be output.例文帳に追加

生成部３０は、イネーブル信号sinenbをカウントしてこのカウント値をデコードし、出力対象となるパラレルデータdat[0]，・・・における任意ビットへの書き込みイネーブル信号sdec[N-1:0]を生成する。 - 特許庁

Then, in a process of transmitting the unit data from a serial interface 21d to a display unit 22b, the unit data is converted into parallel data in a format requested from the display unit 22b.例文帳に追加

その後、シリアルインタフェース２１ｄからディスプレイユニット２２ｂへ単位データが伝送される過程で、当該単位データが、ディスプレイユニット２２ｂから要求されるフォーマットのパラレルデータに変換される。 - 特許庁

A board-side IC substrate which has serial-parallel conversion ICs 616-619 placed on it is provided on the side of the game board and converts the serial data to parallel data to be supplied to lamps on the game board.例文帳に追加

遊技盤側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板が設けられ、シリアルデータをパラレルデータに変換して遊技盤上の各ランプに供給する。 - 特許庁

An advance/delay discriminator 26 compares the acquired parallel data with the advance/delay reference, to discriminate between the advance and delay of a reference timing of a synchronous clock at the apparatus side, relative to the serial data.例文帳に追加

進み／遅れ判別部２６は、取得したパラレルデータと進み／遅れ基準とを比較して、シリアルデータに対する装置側の同期クロックの基準タイミングの進み／遅れを判別する。 - 特許庁

An address register 3 extracts address information from the input data signal 8 by an address active signal 10 and a clock signal 7, and converts it to parallel data and supplies it to a memory array 5.例文帳に追加

アドレスレジスタ３はアドレスアクティブ信号１０とクロック信号７とにより，入力データ信号８からアドレス情報を抽出し，パラレルデータに変換してメモリアレイ５に供給する。 - 特許庁

Each EEPROM circuit 2 has an enable- terminal CE and a Ready/Busy terminal R/B, and parallel data write-in processing can be performed in each EEPROM circuit 2.例文帳に追加

各ＥＥＰＲＯＭ回路２はそれぞれ、イネーブル端子ＣＥとＲｅａｄｙ／Ｂｕｓｙ端子Ｒ／Ｂを有し、各ＥＥＰＲＯＭ回路２での並列的なデータ書き込み処理を可能としている。 - 特許庁

The interface section includes a first MOSFET on an SOI substrate having a floating back gate, and converts a terminal switch signal of input serial data into parallel data.例文帳に追加

前記インタフェース部は、フローティング状態のバックゲートを有しＳＯＩ基板上に設けられた第１のＭＯＳＦＥＴを含み、入力したシリアルデータの端子切替信号をパラレルデータに変換する。 - 特許庁

An I/O terminal board 11 takes in external input data by a DI/O circuit 11A having an insulating means and converts input parallel data into serial data by a conversion circuit 11B.例文帳に追加

入出力端子台１１は外部入力データを絶縁手段を有するＤＩ／Ｏ回路１１Ａで取り込み、入力パラレルデータを変換回路１１Ｂでシリアルデータに変換する。 - 特許庁

The access speed can be accelerated by performing in parallel data transfer of the nonvolatile memory section and the buffer section in the interleave operation and data transfer of the buffer section and the outside.例文帳に追加

前記インタリーブ動作における不揮発性メモリ部とバッファ部のデータ転送と、バッファ部と外部とのデータ転送が並列化されることによりアクセス速度の高速化を実現することができる。 - 特許庁

The read data are inputted to a parallel/ serial converting circuit 3, converted from parallel data into serial data by a clock generated by a clock generating circuit 5, and supplied to a CPU 4.例文帳に追加

読出されたデータはパラレル／シリアル変換回路３に入力され、クロック発生回路５で発生されるクロックによってパラレルデータからシリアルデータに変換され、ＣＰＵ４に供給される。 - 特許庁

The frame synchronizing detecting circuit 10 consists of a serial parallel conversion section 1 that converts serial data into parallel data, a register 2, a pattern detection section 3, a frame detecting processing section 4 and an information storage section 5.例文帳に追加

シリアルデータをパラレル変換する直並列変換部１、レジスタ２、パターン検出部３、フレーム検出処理部４及び情報記憶部５によりフレーム同期検出回路１０を構成する。 - 特許庁

Thus, the frequency of incidence of the "H" bits is higher than the frequency of incidence of the "L" bits in the output of the parallel data control section 2 resulting in that the total amount of the currents flowing through the signal lines can be decreased.例文帳に追加

このため、パラレルデータ制御部２の出力は“Ｈ”のビットの発生頻度が“Ｌ”のビットの発生頻度より高くなり、信号線を流れる電流の総量が少なくなる。 - 特許庁

When reading data for the width of (j) bits, the data are read out while increasing addresses (j) by (j) like addresses A1, A(1+j), A(1+2j)... and only low-order (j) bits are extracted as parallel data.例文帳に追加

そしてｊビット幅で読み出すときは、アドレスＡ１、Ａ（１＋ｊ）、Ａ（１＋２ｊ）…とｊづつアドレスをふやしてデータを読み出し、かつその下位ｊビットだけをパラレルデータとしてとり出す。 - 特許庁

An original read path a includes an original data input control section 201, a magnification block 202, a data compression section 1503, a selector 2(207), a data conversion section 1504, and a parallel data I/F 1505.例文帳に追加

原稿の読み込みのパスａは、原稿データ入力制御部２０１，変倍ブロック２０２，データ圧縮部１５０３，セレクタ２（２０７），データ変換部１５０４，パラレルデータＩ／Ｆ１５０５となる。 - 特許庁

The data extracting means 24 extracts the data dx at a position specified preliminarily by a position designating means 22 from the parallel data d(i) and outputted to a determination means 26.例文帳に追加

データ抽出手段２４は、そのパラレルデータｄ（ｉ）から予め位置指定手段２２によって指定された位置のデータｄｘを抽出して判定手段２６に出力する。 - 特許庁

To perform write operation at high speed in a semiconductor integrated circuit for fetching serial data synchronously with a clock signal and writing these data in a memory cell as parallel data.例文帳に追加

本発明は、クロック信号に同期して直列データを取り込み、並列データとしてメモリセルに書き込む半導体集積回路に関し、書き込み動作を高速に行うことを目的とする。 - 特許庁

The scan paths and the SRAM memory units perform a parallel transfer of data from the scan path registers to temporary registers of the SRAM memory units in order to perform a parallel data exchange between the multiple scan path registers.例文帳に追加

該スキャンパス及びSRAMメモリユニットは、SRAMメモリユニットの一時レジスタとの間でスキャンパスレジスタからのデータのパラレル伝送を行って、多数のスキャンパスレジスタ間でのパラレルデータ交換を実施する。 - 特許庁

The waveform display further comprises a means (31) for translating an SDI signal into parallel data, and a means (32) for creating analysis data by analyzing transmission state of the SDI signal.例文帳に追加

波形表示装置は、ＳＤＩ信号をパラレルデータに変換する手段（３１）と、ＳＤＩ信号の伝送状態を解析し、解析データを生成する手段（３２）と、をさらに備えることができる。 - 特許庁

The retiming circuit 8 receives output data from the 1:2 S/P conversion circuits 2, 3, 5, 6 at an output stage and the D-FF circuits 4, 7 and outputs a parallel data signal 19.例文帳に追加

出力段の１：２Ｓ／Ｐ変換回路２、３、５、６およびＤ−ＦＦ４、７からの出力データを、リタイミング回路８に入力し、パラレルデータ信号１９を出力する。 - 特許庁

Led by the input of the latch signal, the shift register latches the magnetic excitation data synchronizing the timer interrupt for 2 ms of the sub administrative board 111 and outputs the magnetic excitation signal as the parallel data.例文帳に追加

シフトレジスタはサブ統合基板１１１の２ｍｓのタイマ割り込みと同期して、ラッチ信号の入力を契機に、励磁データをラッチして、パラレルデータとして励磁信号を出力する。 - 特許庁

The serializer circuitry for high-speed serial data transmitter circuitry on a programmable logic device ("PLD") or the like includes circuitry 10 for converting parallel data having any of several data widths to serial data.例文帳に追加

プログラマブルロジックデバイス（「ＰＬＤ」）上の高速シリアルデータ送信回路網などは、任意の幾つかのデータ幅を有するパラレルデータをシリアルデータに変換するための回路網（１０）を含む。 - 特許庁

A serial/parallel conversion section 31 converts the serial transmission reception data R0, which is switched selectively by the switch instruction signals K1 and K2 and transmitted from the master device 10, into parallel data.例文帳に追加

シリパラ変換部３１は、切替指示信号Ｋ１，Ｋ２によって選択的に切り替えられ主局装置１０から送信されてくるシリアル送受信データＲ０をパラレルデータに変換する。 - 特許庁

Mass spectrums of a plurality of MS^n measurement data simultaneously obtained in addition to the mass spectrum of MS^1 measurement data are displayed by using the chromatogram data of the MS^1 data obtained as parallel data by correlation.例文帳に追加

並列データとして関連づけて得られたＭＳ^１データのクロマトグラムデータから、ＭＳ^１データのマススペクトルに加えて同時に測定した複数のＭＳ^ｎデータのマススペクトルを表示させる。 - 特許庁

In the data processor 1, a basic processor 10 provided with fetch and decode functions is combined with a parallel data processing unit 20 controlled by a horizontal microcode 21.例文帳に追加

フェッチおよびデコード機能を備えた基本プロセッサ１０と、水平型マイクロコード２１により制御される並列データ処理ユニット２０との組み合わせたデータ処理装置１を提供する。 - 特許庁

To provide a MAC circuit or the like for carrying out a CRC code arithmetic operation by parallel arithmetic operations from parallel data the length of which being an arithmetic object is changed so as to generate an FCS code.例文帳に追加

演算の対象となるデータ長が変化するパラレルデータから、並列演算によるＣＲＣ符号演算を行ってＦＣＳ符号を生成するＭＡＣ回路などを提供する。 - 特許庁

On the basis of the an operated bit stuffing (bit unstuffing) position, bits are inserted (deleted) and on the basis of the cumulative value of the number of overflowing (compressed) bits, the ranger of parallel data to be outputted is determined.例文帳に追加

演算されたきビットスタッフィング（ビットアンスタッフィング）位置に基づきビットを挿入（削除）し、あふれ（縮み）ビット数の累積値に基づき出力すべきパラレルデータの範囲を決定する。 - 特許庁

A data output circuit includes a data generating circuit for generating output data and a serial output circuit which accepts an address to the data generating circuit, holds parallel data inputted while the address is being accepted, and outputs serially the output data generated by the data generating circuit and the held parallel data in response to an output instruction signal instructing output of data.例文帳に追加

出力データを生成するデータ生成回路と、データ生成回路に対するアドレスを受け付け、アドレスを受け付けている期間に入力されるパラレルデータを保持し、データの出力を指示する出力指示信号に応じて、データ生成回路によって生成される出力データと、保持されたパラレルデータとを、シリアルで出力するシリアル出力回路と、 を備えるデータ出力回路を構成する。 - 特許庁

A data read out from the ROM 103 is converted from parallel data into serial data by the transmitter 105 to be transmitted to the data converter 108, the converted 108 converts the received serial data into the parallel data, corrects the data, when necessary, to be supplied to an LSI tester driver 109, and supplies it to the semiconductor integrated circuit 102 via a tester channel 110.例文帳に追加

外付けＲＯＭ１０３から読み出したデータをデータ転送器１０５でパラレルデータからシリアルデータに変換してデータ変換器１０８に転送し、データ変換器１０８は受け取ったシリアルデータをパラレルデータに変換し、このデータを必要に応じて補正した上でＬＳＩテスタドライバ１０９に供給し、これをテスタチャネル１１０を経由して半導体集積回路１０２へ供給する。 - 特許庁