「がいぶわりこみ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

割込信号発生部３３０は、割込が許可されており、割込レジスタ３２０に、ＰＣＩシステムカード２０から、割込を要求するデータが書き込まれたときに、割込信号を活性化する。例文帳に追加

An interruption signal generation section 330 activates an interruption signal when the interruption is permitted and data requesting the interruption are written to an interruption register 320 from a PCI system card 20. - 特許庁

一方、割込制約整合性判定部１２１は、割込制約情報と割込遷移情報とを比較して、割込制約情報に対し不整合の割込遷移情報があるか否かを判定する。例文帳に追加

An interrupt restriction consistency decision part 121 compares the interrupt restriction information and the interrupt transition information to decide whether the interrupt transition information inconsistent to the interrupt restriction information is present or not. - 特許庁

第２の割り込みコントローラは外部からの割り込み要求と第１の割り込みコントローラからの割り込み要求発生の通知とを制御してプロセッサ部に割り込み要求の発生を通知する。例文帳に追加

The second interrupt controller controls external interrupt requests and an interrupt request generation notification from the first interrupt controller to notify the processor part of interrupt request generation. - 特許庁

設定部１０２は、入力部１０１へ入力されたコマンドに含まれる一つの割込信号の割込周期と、当該一つの割込信号に重なる他の割込信号の割込周期の関係を設定する。例文帳に追加

The setting part 102 sets a relationship between the interrupt period of one interrupt signal contained in the command input into the input part 101 and the interrupt period of the other interrupt signal which overlaps the interrupt period of one interrupt signal. - 特許庁

内部制御回路１１Ａは、割込要因レジスタ１３に割込要因をセットし、入力された割込信号の割込レベルと現在実行中の割込レベルとを比較し、入力された割込信号の優先レベルが高い場合には、割込番号レジスタ１６に当該割込番号をセットすると共に、ＣＰＵ１に対して割込要求信号ＩＲＱを出力する。例文帳に追加

An internal control circuit 11A sets an interruption factor in an interruption factor register 13, compares the interruption level of the input interruption signal with the interruption level under execution in the present, sets an interruption number in an interruption number register 16, when a priority level of the input interruption signal is high, and outputs an interruption request signal IRQ to a CPU 1. - 特許庁

ＣＰＵ９０１において、この割り込みは、外部割込（ＩＮＴ）端子に入力されている。例文帳に追加

In the CPU 901, this interruption is input to an external interruption(INT) terminal. - 特許庁

仮想計算機システム及びその外部割込み制御方法例文帳に追加

VIRTUAL MACHINE SYSTEM AND ITS METHOD FOR CONTROLLING EXTERNAL INTERRUPT - 特許庁

画像処理装置に接続された外部装置からの接続を受け付け、この接続された外部装置から割り込み要求を受け付け、この受け付けた割り込み要求が、所定の割り込み要因を含むか否かで割り込み要求を振り分ける。例文帳に追加

Connection from an external device connected to an image processing apparatus is received, an interrupt request is received from the connected external device and the interrupt request is distributed in accordance with whether the received interrupt request includes a predetermined interrupt factor or not. - 特許庁

割り込み禁止手段３０４は、障害検出手段３０３により自装置の障害を検出すると、ＣＰＵ内部の割り込み及びデバック用外部割込み以外の前記割り込みを禁止する。例文帳に追加

An interruption prohibiting means 304 prohibits the interruption except a CPU internal interruption and a debugging external interruption when the failure of the own device is detected by the failure detection means 303. - 特許庁

割り込み変換回路２５を設け、外部割り込み禁止状態時は、外部割り込み制御回路２２の出力を無効、割り込み変換回路２５の出力を有効とする。例文帳に追加

This microprocessor is provided with an interruption conversion circuit 25, and the output of an external interruption control circuit 22 is invalidated, and the output of an interruption conversion circuit 25 is validated in an external interruption disabled status. - 特許庁

そして、割込み処理の要求が発生した場合に、割込み処理が可能なタイムスライスを有し、かつ直近に実行を行う論理プロセッサ１０１が、割込み処理を実行するように、外部割込み制御部１０６で制御する。例文帳に追加

When an interrupt processing request is generated, an external interrupt control part 106 performs control so that the logical processor 101 which has a time slice to accept the interrupt processing and is to execute the interrupt processing soon executes the interrupt processing. - 特許庁

外部機器からの割り込み要求に対し、予め各割り込み処理装置に設定されているスロット番号と調停信号の値とが一致したときに、ただ１つの割り込み処理装置のみが割り込みを受け付け可能とする。例文帳に追加

When the slot number preliminarily set on each interrupt handling device coincides with the value of arbitration signals, only one interrupt handling device is allowed to accept the interrupt. - 特許庁

ＣＰＵ１内に周期的な割込要求を生成する割込発生回路６を設け、当該要求のタスク処理の開始を他の外部割込発生回路からの割込処理の要求がないことを条件とする。例文帳に追加

An interruption generation circuit 6 for generating a periodical interruption request is built in the CPU1 and the task processing of the request is started under the condition that there is no interruption processing request from other external interruption generation circuits. - 特許庁

割り込み処理回路の内部で疑似的な割り込みを発生し、この擬似的な割り込みによって当該割り込み処理を含むプログラムのデバッグが実現できる。例文帳に追加

The interrupt processing circuit generates a pseudo-interrupt internally, and the debugging of a program including the interrupt processing can be realized by the pseudo- interrupt. - 特許庁

オペレーティングシステムから独立した割り込み管理プログラムが、すべての外部割り込みを受け付け、割り込み要因によりどのオペレーティングシステムの割り込みハンドラを起動すべきかを決定する。例文帳に追加

An interruption management program independent of the operating system accepts all outside interruption, and decides which the operating system interruption handler should be started according to an interruption factor. - 特許庁

割り込み発生条件判定部１０３ｂが割り込み発生条件記憶部１０２ａに記憶される割り込み発生条件が充足されたと判定して始めてプロセッサ１０１に対して割り込み又はイベントを発生させるよう割り込み発生部１０３ａに対して指示を出力する。例文帳に追加

The interrupt occurrence condition determining part 103b determines that an interrupt occurrence condition to be stored in an interrupt occurrence condition storing part 102a is satisfied and outputs an instruction to an interrupt generating part 103a so as to make a processor 101 generate an interrupt or an event for the first time. - 特許庁

外部割込みの割込みベクタを、仮想計算機上のゲストＯＳの使用する割込みベクタの集合と、ＶＭＭの使用する割込みベクタに分離する。例文帳に追加

Interrupt vectors for an external interrupt is separated into a set of interrupt vectors used by the guest OS on the virtual machine and an interrupt vector used by VMM. - 特許庁

複数のプロセッサにより割り込みを処理するマルチプロセッサシステムにおいて、１つのプロセッサが外部デバイスからの割込みを受け付け、その割込みの要因に応じて、割込みに対応する割込み処理を他のプロセッサに実行させる。例文帳に追加

At a multiprocessor system in which an interrupt is processed by a plurality of processors, one processor accepts an interrupt from an external device and other processor is made to execute the interrupt processing corresponding to the interrupt responding to the factor of the interrupt. - 特許庁

復帰要因が外部割込みの場合には（Ｓ１６０：外部割込み）投入時間の半分の時間をシステムクロックに足し込む（Ｓ１８０）。例文帳に追加

When the factor of restoration is the external interruption (S160: external interruption), the half time of the throw-out time is added to the system clock (S180). - 特許庁

第２ＣＰＵ１２０は、セキュア外部割込みと非セキュア外部割込みとを識別する第２ＣＰＵ側識別部を有する。例文帳に追加

The second CPU 120 has a second CPU side identifying part for identifying a secure external interruption and non-secure external interruption. - 特許庁

割り込み処理の検査を、外部との授受を行うことなく実施する。例文帳に追加

To execute an inspection of an interruption processing without performing transfer between a microcomputer and the outside. - 特許庁

回数は、ＩＤＴ（割り込みディスクリプタ・テーブル）、またはＩＤＴの外部の割り込み回数テーブル（ＩＣＴ）に記憶することができる。例文帳に追加

The count may be stored in an IDT (interrupt descriptor table) or an interrupt count table (ICT) outside the IDT. - 特許庁

割込処理内部の優先度の常に高い処理を実行することが可能な割込処理制御システムを提供する。例文帳に追加

To provide an interruption processing control system capable of executing processing of always high priority in interruption processing. - 特許庁

外部入力端子２ａ、２ｂ、２ｃは、指定によって、割込み端子選択回路３を介して外部割込み回路５に入力信号を出力する割込み端子に設定することができる。例文帳に追加

External input terminals 2a, 2b, and 2c can be set up as interrupting terminals outputting input signals to an external interruption circuit 5 via an interruption terminal selection circuit 3. - 特許庁

割込み端子選択回路３は、選択制御回路４に従って、外部入力端子２ａ、２ｂ、２ｃのうち、割込み端子として指定された端子からの入力信号を外部割込み回路５へ出力する。例文帳に追加

The interruption terminal selection circuit 3 outputs input signals from a specified terminal as an interruption terminal among the external input terminals 2a, 2b, and 2c in conformity with the selection control circuit 4 to the external interruption circuit 5. - 特許庁

外部デバイス３０ａは、割り込み出力待ち時間の経過後にＣＰＵ１０に割り込み通知を出力する（Ｓ７００）。例文帳に追加

The external device 30a outputs an interruption notification to the CPU 10 after the lapse of the interruption output wait time (S700). - 特許庁

本発明のフラッシュメモリでは、割り込み入力端子［Ａ］に外部入力された割り込み信号を検知する。例文帳に追加

In a flash memory, an interruption signal externally inputted to an interruption input terminal A is detected. - 特許庁

割り込み要求制御回路１８は、内部のカウンタによって、この駆動トリガ４２を計数し、所定数（例えば、８回）に達したら、ＣＰＵ７に外部割り込みとしての割り込み要求信号１８ａを発する。例文帳に追加

The interruption request control circuit 18 counts the drive triggers 42 through an inner counter and delivers an interruption request signal 18a for interrupting the CPU 7 externally when a specified count, e.g. 8, is reached. - 特許庁

割り込み記録処理がなされる場合、割り込みコピーでは記録用紙が第４ビン３８ｄに排出され、外部のＰＣからの指示に基づく割り込み記録時には記録用紙が第５ビン３８ｅに排出される。例文帳に追加

In the case where an interruption recording operation is carried out, the recoding paper is discharged to a fourth bin 38d in the interruption copying, and the recording paper is discharged to a fifth bin 38e in the interruption recording based on an instruction from the external PC. - 特許庁

半導体集積回路（１０）は、ＣＰＵ（１２）と、シリアル通信データ信号及び外部割り込み信号に共通の入力端子（１１）と、ＣＰＵ（１２）にシリアル受信割り込み又は外部割り込みを通知する割り込み通知部（１５）とを備えている。例文帳に追加

This semiconductor integrated circuit (10) includes: a CPU (12); an input terminal (11) which is common to a serial communication data signal and an external interruption signal; and an interruption notification part (15) for notifying the CPU (12) of serial reception interruption or external interruption. - 特許庁

割込要求元バス中継部２２１〜ｍ２１が出力するカウント値と割込要求元とが一致時のみ割込要求を許可し、当該カウント値の保持期間内に各経路における要求信号を完了させる。例文帳に追加

The bus relay part 121, upon detecting an interruption request signal, controls competition between interruption request source groups, selects one competition counter, and outputs it count value as the vector number of the interruption request source to an interruption control part 111. - 特許庁

主局１は、割込みを受けつけることができる状態になると、そのことを通知するために、割込みイネーブル信号生成部１１が生成した割込みイネーブル信号を全ての従局２〜ｎに送出する。例文帳に追加

When the master station 1 reaches a state able to accept an interruption, the master station 1 transmits an interruption enable signal generated by an interruption enable signal generating section 11 to all the slave stations 2-n. - 特許庁

複数の割込み優先順位決定回路２０−１〜２０−４により、外部から与えられる割込み優先順位変更制御用の複数の信号Ｓ１１〜Ｓ１４と、複数の割込み信号Ｓ３１−１〜Ｓ３１−４との論理が求められ、割込み変更信号Ｓ２４−１〜Ｓ２４−４がそれぞれ出力される。例文帳に追加

Logic of a plurality of signals S11-S14 for interrupt priority change control given from the outside and a plurality of interrupt signals S31-1 to S31-4 is obtained by a plurality of interrupt priority determining circuits 20-1 to 20-4, and interrupt change signals S24-1 to S24-4 are respectively outputted. - 特許庁

割込判定部１７が割込要求があると判定したとき、実行中断部１９は、実行中の加工プログラム中の割込不可能な指令の実行を継続し、割込可能な指令の実行を中断して前記加工プログラムの実行を中断させる。例文帳に追加

When an interruption judgment part 17 judges that an interruption request is given, an execution interruption part 19 continues the execution of a command that cannot be interrupted in a work program during execution, interrupts the execution of a command that can be interrupted and interrupts the execution of the work program. - 特許庁

割り込みコントローラ１は、外部に設けられる入出力部８を介して割り込み要求が入力され、マイクロコントローラユニット３乃至６への割り込み処理を実行する。例文帳に追加

The interrupt controller 1 is given the input of an interrupt request via an input/output unit 8 provided externally, and executes an interrupt process on the microcontroller units 3 to 6. - 特許庁

ＤＳＰコアは、割り込み信号の入力が有った場合、内部クロックＩ＿Ｃｌｋ_2 またはＩ＿Ｃｌｋ_3 に従って動作しつつ、割り込み処理ルーチン４２または４３を実行して、割り込み処理を行う。例文帳に追加

When the interruption signal is inputted, the DSP core performs an interruption processing by executing an interruption processing routine 42 or 43 as being operated according to the internal clock I-Clk2 or I-Clk3. - 特許庁

プロセッサデータ処理部１０６は、優先レベルの高い部分の割り込み処理が終了した時点で、プログラム上の命令コードに従って割り込み状況レジスタ１０２の現在処理中の割り込み動作の割り込み優先レベルを低いレベルに変更する。例文帳に追加

When the interrupt processing of the part of high priority level ends, the processor processing part 106 changes the interrupt priority level of the current interrupt operation under processing of the interrupt condition register 102 to a low level according to an instruction code on a program. - 特許庁

回り込み信号除去器４６は、受信信号ｒ(ｎ)に推定回り込み信号ｓ＾(ｎ)＊ｇ＾(ｎ)を合成することで、回り込み信号成分のレベルが低減された再送信信号ｓ０＾(ｎ)を生成する。例文帳に追加

A wraparound signal eliminator 46 combines a received signal r(n) with an estimated wraparound signal s^(n)*g^(n) to generate a retransmission signal s0^(n) with a reduced level of a wraparound signal component. - 特許庁

タスク切替え装置で特定の割込レベル未満のみを禁止する割込マスクレベル設定部を設ける事で、タスク切替え装置内で特定の割込要因を受理する事ができる。例文帳に追加

If an interruption factor is generated at this time, the processing is shifted to the interruption process part and the interruption factor decision part decides the interruption factor. - 特許庁

電流の回り込みが発生し得る回り込み防止対象となる内部回路１６、２６とスイッチング素子であるＩＧＢＴ１との間に回り込み防止回路１５、２５を配置する。例文帳に追加

Current flow-round prevention circuits 15 and 25 are placed between internal circuits 16 and 26 which current is likely to flow round into and need to be protected against it and an IGBT 1 which is a switching element. - 特許庁

内部ＲＡＭ１０はマイクロコンピュータ１０１に内蔵されているので、シングルチップモードにおいて割り込み要因端子Ｔに与えられる割り込み要因２に対する割り込み処理についても、テストモードで検査することができる。例文帳に追加

Since the internal RAM 10 is embedded in this microcomputer 101, an interruption factor 2 to be given to an interruption factor terminal T in the single chip mode is also inspected in the test mode. - 特許庁

ＭＰＵ１１０の外部割り込み制御回路１１４に対する割り込み要求ありの状態を示す信号レベルを出力するタイミングを所定の時間だけ遅延させる割り込み要求遅延制御回路１２６を設け、外部割り込み要求の遅延を行うようにして外部割り込み処理の実行とメイン・ルーチンの実行とが交互に行えるようにしたもの。例文帳に追加

An interrupt request delay control circuit 126 is provided which delays the timing of output of a signal level indicating the interrupt requested state to an external interrupt control circuit 114 of an MPU 110 by a prescribed time, and an external interrupt request is delayed to alternately execute external interrupt processing and the main routine. - 特許庁

ＰＬＣ１は、外部からの割込み入力に応じて、通常プログラムを中断して割込みプログラムを実行する割込み処理を行う機能を有している。例文帳に追加

A PLC 1 includes a function of interruption processing for interrupting a normal program to execute the interruption program, in response to an interruption input from an outside. - 特許庁

ソフトウエアデバッグ支援装置１は、CPUの内部状態を保持する１以上のレジスタのデータに基づいて、所定の割り込み信号を発生させる割り込み発生条件が設定されるRAM２３と、１以上のレジスタのデータを監視し、その監視するデータが、割り込み発生条件を満たすときに、所定の割り込み信号をCPUに出力する割り込み発生部１１と、を有する。例文帳に追加

This software debug support device 1 is provided with an RAM 23 for setting interruption generation conditions for generating a predetermined interruption signal based on the data of one or more registers for holding the internal state of the CPU and an interruption generation part 11 for monitoring the data of one or more registers, and for outputting the predetermined interruption signal to the CPU when the monitored data satisfy the interruption generation conditions. - 特許庁

これにより、回り込み音声の主成分となる低域成分が収音ビーム信号から除去される。例文帳に追加

Consequently, the low-pass component becoming the main component of sneak sound is removed from the sound pickup beam signal. - 特許庁