「ディジタル積分器」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

積分器３０はその都度算出された周波数ズレの値を積分し、ＡＦＣＤ／Ａ２６にディジタル信号として渡す。例文帳に追加

The integrator 30 integrates values of the frequency deviation calculated on each occasion and gives the result to an AFC digital/analog converter 26 as a digital signal. - 特許庁

オフセット補正値演算部７は、Ａ相信号ディジタル値とＢ相信号ディジタル値を内挿位置データで１周期分積分してオフセット値を演算し、減算器７および８へ出力する。例文帳に追加

The operation part 7 operates the offset value by integrating the A-phase and B-phase signal digital values corresponding to one cycle in terms of interpolation position data, outputting the offset value to the subtracters 7 and 8. - 特許庁

ＣＭＯＳイメージセンサにおいて、画素の蓄積途中信号を非破壊で読み出せることに着目し、ディジタル積分器の出力を入力にフィードバックすることにより、雑音抑圧積分を行うことができるイメージセンシング方法及びそのためのディジタルＣＭＯＳイメージセンサを提供する。例文帳に追加

To provide an image sensing method capable of performing noise suppression integration by taking notice of being able to read a signal during storing pixels with destroying the signal and feeding back an output of a digital integrator to an input, and a digital CMOS image sensor for the image sensing method. - 特許庁

ディジタル回路１２は、第１状態のときに第１積分期間Ｔ１が設定された積分器６の第２積分期間Ｔ２に対応したカウント値と第２状態のときに第１積分期間Ｔ１が設定された積分器６の第２積分期間Ｔ２に対応したカウント値との差分値をディジタル値として出力する。例文帳に追加

The digital circuit 12 outputs, as a digital value, a difference value between a count value corresponding to the second integration period T2 of the integrator 6 where the first integration period T1 is set in the first state and a count value corresponding to the second integration period T2 of the integrator 6 where the first integration period T1 is set in the second state. - 特許庁

ディジタルループフィルタ12は、第1ゲインαを有して位相比較器10、11のディジタル位相出力信号θが供給される比例パス12aと、第2ゲインβを有して信号θが供給される積分パス12b、12c、12dと、信号θの大きさを判定する判定器12g、12hを含む。例文帳に追加

The digital loop filter 12 includes a proportional path 12a which has a first gain α and to which a digital phase output signal θ of the phase comparator 10, 11 is supplied; integration paths 12b, 12c and 12d each of which has a second gain β and to which the signal θ is supplied, and determiners 12g, 12h for determining a magnitude of the signal θ. - 特許庁

ディスクシステム300のベースプレート301の回転振動速度は逆−ＥＭＦセンサ302で測定され、逆−ＥＭＦセンサ302が出力した電圧は高ゲインアンプ351で増幅され、ディジタル帯域制限微分器352でディジタル化され、アンプ（積分器）354に入力される。例文帳に追加

A back-EMF (electromotive force) sensor 302 measures a rotational vibration velocity of a base plate 301 of a disk system 300, a high gain amplifier 351 amplifies a voltage outputted from the back-EMF sensor 302, a digital band-limited integrator 352 digitizes an amplified voltage and an amplifier (integrator) 354 receives the digitized voltage. - 特許庁

符号拡散多重化変調信号は拡散符号乗算器１４で拡散符号信号を掛け合わされた後、ディジタル直交検波器１６で直交検波され、積分器２４で１拡散符号区間に亘って積分される。例文帳に追加

After the code spread multiplexing modulation signal is multiplied by a spread code signal at a spread code multiplier 14, the signal is orthogonally detected by a digital orthogonal detector 16, and integrated over a single spread code section by an integrator 24. - 特許庁

この回路をカウンタ等の積分器、ラッチ回路、加減算器、Ｄ−Ａ変換器等の小形ディジタルＩＣで構成すれば、小形で簡易に構成できる。例文帳に追加

The circuit is configured with a small-sized digital IC, including an integrator such as a counter, a latch circuit, an adder/ subtractor, a digital/analog converter or the like to attain a small-sized simple configuration. - 特許庁

そのためには、Ａ／Ｄ変換器の前に比較器を設置し、信号電荷が十分蓄積されている画素についてディジタルコードを積分し、画素をリセットして信号電荷の蓄積を開始する。例文帳に追加

To obtain the dynamic range, a comparator is installed in precedence to an A/D converter, a digital code is integrated about a pixel wherein sufficient signal charge is stored, and the pixel is reset to start storing the signal charge. - 特許庁

ディスクドライブ300のベースプレート301の回転振動速度は逆EMFセンサー302により測定され、フィードフォワードコントローラ352によりディジタル化され、増幅器（積分器）354に入力される。例文帳に追加

A back-EMF (electromotive force) sensor 302 measures a rotational vibration velocity of a base plate 301 of a disk drive 300, a feedforward controller 352 digitizes the measured velocity; and gives the digitized velocity to an amplifier (integrator) 354. - 特許庁

ディジタル放送受信機の時間同期再生処理回路等において、積分器８ｄとピーク検出回路８ｅの間に、ビット選択制御回路２０が設けられている。例文帳に追加

The time synchronization reproduction processing circuit or the like for a digital broadcast receiver is provided with a bit selection control circuit 20 that is placed between an integrator 8d and a peak detection circuit 8e. - 特許庁

これにより、ディザ回路１５を各色成分に対して共通化することができ、また、積分回路１２も所定ｎビットの各色成分のディジタル信号が順次入力されるから、加算器などのゲート数を低減することができる。例文帳に追加

This enables a dither circuit 15 to be shared among all color components and reduces the gate number of an adder or the like because the n-bit digital signals of each color component are input sequentially to an integral circuit 12 as well. - 特許庁

入力端子２０に入力されるディジタルパルス信号２１は、積分器７により、パルス信号２１が立ち上がっている時間を表す電圧２４として得られ、サンプルホールド回路９によってホールドされる。例文帳に追加

A digital pulse signal 21 inputted to an input terminal 20 is obtained as a voltage 24 representing the time for which the digital pulse signal 21 rises through an integrator 7 and held by a sample holding circuit 9. - 特許庁

積分で誤差を増幅して、差分を検出することでＡ／Ｄのダイナミックレンジを圧縮し、高速高精度のＡ／Ｄ変換器を不要としたディジタル音声増幅装置。例文帳に追加

The dynamic range of an A/D converter is compressed by amplifying the error through the integration and detecting a difference, and then a digital audio amplifier eliminates the need for the A/D converter with high speed and high accuracy. - 特許庁

両極性の入力電圧を変換可能であり、且つ、ディジタル値として異常値が出力されるのを防止することが可能な二重積分型Ａ／Ｄ変換器を提供する。例文帳に追加

To provide a double integral A/D converter that can convert a bipolar input voltage and can prevent an outlier from being output as a digital value. - 特許庁

入力電圧Ｖｉ及び参照電圧ＶＲｎを連続して積分して得られた積分電圧Ｖ１４は、電圧比較器１７によって基準電圧ＧＮＤと比較され、その比較結果が反転するまでの時間がカウンタ２３でカウントされ、カウント結果がディジタル信号ＯＵＴとして出力される。例文帳に追加

An integral voltage V14 provided by continuously integrating an input voltage Vi and a reference voltage VRn is compared with a standard voltage GND by a voltage comparator 17, and a time required for inversion of its comparison result is counted by a counter 23 with the counting result outputted as a digital signal OUT. - 特許庁

ＰＷＭ変調器と電力スイッチからなるディジタル増幅回路に、ＰＷＭ出力を積分する第１の積分回路と、電力スイッチの出力を積分する第２の積分回路を持ち、２つの積分回路の誤差を検出する手段を持ち、この誤差信号をＰＷＭ入力へ帰還する補正信号とする。例文帳に追加

A digital amplifying circuit comprising a PWM modulator and a power switch includes: a first integration circuit for integrating a PWM output; a second integration circuit for integrating an output of the power switch; a means for detecting an error of the two integration circuits, and the error signal is used for a correction signal fed back to a PWM input. - 特許庁

差動アナログ−ディジタル変換器（ＡＤＣ）（３２）のダイナミックレンジ全体を利用する入力をＡＤＣに与えるように差動増幅器（２４）の基準電圧（Ｖ_REF）および利得と積分期間とを校正することにより、画像の増強を自動的に達成する。例文帳に追加

An image is automatically enhanced by correcting the reference voltage (VREF), gain, and integration period of a differential amplifier 24 so that an input using the whole dynamic range of a differential analog-digital converter(ADC) 32 is supplied to the ADC. - 特許庁

入力端子３０に入力されるディジタルパルス信号は、位相差検出回路１４によって位相差を表すパルス信号３１に変換され、積分器８によってパルス信号３１が立ち上がっている時間を表す電圧３４として得られ、サンプルホールド回路１０によってホールドされる。例文帳に追加

A digital pulse signal inputted to an input terminal 30 is converted by a phase difference detecting circuit 14 into a pulse signal 31 representing a phase difference, obtained as a voltage 34 representing the time for which the pulse signal 31 rises through an integrator 8, and held by a sample-and-hold circuit 10. - 特許庁

制御部２は、高速な部分である比例回路３および微分回路５を、アナログ回路で構成する一方、積分回路４をディジタル回路で構成したハイブリッド構成とし、高速のＡ／Ｄ変換器や高速のＣＰＵを用いることなく、高速な制御を可能としている。例文帳に追加

A control part 2 has a hybrid arrangement comprising a proportional circuit 3 and a differential circuit 5 constructed of analog circuits as fast parts, and an integrating circuit 4 constructed of a digital circuit, and enables fast control without using a fast A/D converter or a fast CPU. - 特許庁

ロゴスキーコイルからの信号が入力され、高周波レベルを抑制する受動素子を用いたアンチエイリアスフィルタ、このアンチエイリアスフィルタの出力を積分するオペアンプで構成された積分回路、この積分回路の出力信号をアナログ−ディジタル変換するＡＤ変換器を備えたものである。例文帳に追加

This apparatus is provided with the anti-aliasing filter, into which a signal from a Rogowskii coil is inputted and using a passive filter function for inhibiting high frequency level, an integration circuit constituted of an operation amplifier for integrating the output of the anti-aliasing filter and an A/D converter for A/D conversion of the output signal of the integration circuit. - 特許庁

エラー演算器１６は、タップ遅延回路２３からの０ポイント情報が”１”のとき（このときは、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）のみ、エラー情報の有効成分を選択して、内部のディジタル低域フィルタにより積分させてＤＣずれ成分（ＤＣオフセット成分）として出力する。例文帳に追加

An error computing element 16 selects an effective component of error information, and makes an internal digital low-pass filter integrate the component and outputs it as a DC drift component(DC offset component) only when 0-point information from a tapped delay circuit 14 is '1' (at this time, a timing is shown when a sampling point formed by re-sampling exists). - 特許庁

Ｒ−２Ｒ抵抗回路網１２では、各分岐電流がそれぞれ次段の積分器容量１４に流れる経路と低インピーダンスアナログ中点（グラウンド電位）Ｖｓｓに流れる経路があり、各分岐電流ごとにディジタルコントロールビットデータＢｎ〜Ｂ_0 によって経路選択が可能となっている。例文帳に追加

In an R-2R resistor circuit network 12, a path where each branched current is made to flow to an integrator capacitor 14 of the next stage and a path where each branched current is made to flow to a low-impedance analog midpoint (ground potential) Vss, and a path can be selected for each branched current by digital control bit data Bn-B_0. - 特許庁

エラー演算器１５は、リサンプリングＤＰＬＬ１４からの０ポイント情報が”１”のとき（このときは、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）のみ、リサンプリングデータの有効成分を選択して、内部のディジタル低域フィルタにより積分させてＤＣずれ成分として出力する。例文帳に追加

An error computing element 15 selects an effective component of re-sampling data, and makes an internal digital low-pass filter integrate the component and outputs is as a DC drift component only when 0-point information from re-sampling DPLL(digital phase synchronous loop) 14 is '1' (at this time, a timing is shown when a sampling point formed by re-sampling exists). - 特許庁

スペクトル拡散による符号多重変調波を受信する受信アレーアンテナ２１と、受信信号をディジタル信号に変換するＡ／Ｄ変換器２２と、符号多重変調波を逆拡散することなく受信信号の共分散行列を求めることで時間方向及びチャネル方向の両方に積分処理した効果を得る共分散行列演算部２３とを設けた。例文帳に追加

The radar signal processor is provided with a receiving array antenna 21 for receiving the spread spectrum code-multiplex modulation wave; an A/D converter 22 for converting the received signal into a digital signal; a covariance matrix calculating section 23 for calculating the covariance matrix of the received signal without despreading the code multiplex modulation wave, and for obtaining integrated processing effect in the temporal and channel directions. - 特許庁

出力電流を検出するための電流検出手段によって得られた検出電流の交流リップルを少なくするための積分回路と、前記積分回路によって小さくなった出力電流の振幅を増幅するための増幅回路と、前記増幅回路のアナログ出力電圧をアナログ−ディジタル変換器で変換して直流分を検出するために判断するマイコンとＰＷＭ制御を行うフルブリッジインバータとを有する構成することにより、小形・低コスト化にした直流分検出回路を実現するものである。例文帳に追加

Thus, a DC component detecting circuit of reduced size and cost is realized. - 特許庁

本発明は、多チャンネル型Ｘ線検出器の検出素子２０各々から検出信号を入力し、この検出信号をディジタル信号に変換して、計算機に出力するＸ線コンピュータ断層撮影装置用データ収集システムにおいて、検出素子２０各々に対して並列に設けられた２個の積分器２１，２２を、投影データのサンプリング周波数の２倍の周波数で交互に切り替えるようにしたことを特徴としている。例文帳に追加

In a data collection system for X-ray computed tomograph wherein detection signals are inputted from detection elements 20 of a mulit- channel type X-ray detector to be converted into digital signals which are outputted to a calculator, two integrators 21 and 22 arranged in parallel to each of the detection elements 20 are mutually switched at a frequency twice a sampling frequency of a projection data. - 特許庁

系統連系インバータの出力電流を検出する電流検出手段によって得られた出力電流の交流リップルを少なくするため、積分回路を設け、出力電流の振幅を増幅するための増幅回路と、前記増幅回路のアナログ出力電圧をアナログ−ディジタル変換器で変換して直流分を検出するために判断するマイコンとを有する構成にすることにより、小形・低コスト化にした系統連系インバータの直流分検出装置を実現する。例文帳に追加

It is thus possible to realize a DC component detector for system interconnection inverter, while making it downsized and cost reduced. - 特許庁