「リタイ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

４Ｈ型ポリタイプ基板上に形成された４Ｈ型ポリタイプ窒化ガリウム系半導体素子例文帳に追加

4 H-TYPE POLYTYPE GALLIUM NITRIDE-BASED SEMICONDUCTOR ELEMENT FORMED ON 4 H-TYPE POLYTYPE SUBSTRATE - 特許庁

私はリタイアしたので毎日が自由時間です。例文帳に追加

I retired, so I have free time everyday.  - Weblio Email例文集

バチルスモリタイという,ハエの天敵となるバクテリア例文帳に追加

a bacterium that acts as a natural enemy of a fly, called {bacillus molitai}  - EDR日英対訳辞書

回路設計およびリタイミングの方法および装置例文帳に追加

METHOD AND APPARATUS FOR CIRCUIT DESIGN AND RETIMING - 特許庁

テンポラリタイヤ及びその設置構造例文帳に追加

TEMPORARY TIRE AND ITS INSTALLATION STRUCTURE - 特許庁

建築用型枠およびそのアッセンブリタイ例文帳に追加

CONSTRUCTION FORM AND ITS ASSEMBLY TIE - 特許庁

エレベータ用リタイヤリングカム装置例文帳に追加

RETIRING CAM DEVICE FOR ELEVATOR - 特許庁

リタイミング回路及び分周システム例文帳に追加

RE-TIMING CIRCUIT AND FREQUENCY DIVIDING SYSTEM - 特許庁

パイプラインコントローラ４は、所定の個数のリタイミング手段が処理結果のリタイミングを行うように制御データを供給する。例文帳に追加

The pipeline controller 4 supplies the control data so that a predetermined number of retiming means retime the results of processing. - 特許庁

メモリデバイスは、エミュレートされる第１のメモリタイプ、およびエミュレートされる第２のメモリタイプをエミュレートするように構成されている。例文帳に追加

The memory device is configured to emulate a first emulated memory type and a second emulated memory type. - 特許庁

複数のメモリのための信号バッファリングおよびリタイミング回路例文帳に追加

SIGNAL BUFFERING AND RETIMING CIRCUIT FOR A PLURALITY OF MEMORIES - 特許庁

100 GHz以上の高速で動作するリタイミング回路を提供する。例文帳に追加

To obtain a retiming circuit operative at a high speed over 100 GHz. - 特許庁

時分割多重通信受信用リタイミングバッファ制御装置例文帳に追加

RETIMING BUFFER CONTROLLER FOR TIME-DIVISION MULTIPLEX COMMUNICATION RECEPTION - 特許庁

第１データリタイミング回路１０２は第１クロックで入力データ信号１をリタイミングして第１再生データ５を出力し、第２データリタイミング回路１０５は第２クロックで入力データ信号をリタイミングして第２再生データ６を出力する。例文帳に追加

A 1st data retiming circuit 102 outputs 1st reproduced data 5 by retiming an input data signal 1 at the 1st clock and a 2nd data retiming circuit 105 outputs 2nd reproduced data 6 by retiming the input data signal at the 2nd clock. - 特許庁

炭化珪素の単一ポリタイプの大型単結晶を成長させる方法例文帳に追加

METHOD FOR GROWING LARGE-SIZED SINGLE-POLYTYPE SILICON CARBIDE SINGLE CRYSTAL - 特許庁

メモリタイミング制御回路は、次の各タイミング信号を生成する。例文帳に追加

The memory timing control circuits generates each next timing signal. - 特許庁

追加の制御ロジック40、50が、エントリタイプ間の順序規則を実行する。例文帳に追加

Additional control logics 40 and 50 execute sequential rules between entry types. - 特許庁

建築用型枠の施工方法、断熱型枠およびアッセンブリタイ例文帳に追加

BUILDING FORM CONSTRUCTION METHOD, HEAT INSULATION FORM, AND ASSEMBLY TIE - 特許庁

送信データリタイミング手段２はその１０本のデータを送信クロックでリタイミングし、送信データ出力手段３はリタイミングされたデータをデータ伝送路４を介して出力する。例文帳に追加

A transmission data re-timing means 2 applies re-timing to the 10 data by a transmission clock, and a transmission data output means 2 outputs the data that receive re-timing via a data transmission line 4. - 特許庁

また、リタイヤカウンタ１０が所定のしきい値１１を超えた時にフェッチＩＣをリタイヤＩＣ１５に更新してプログラムをリタイヤＩＣから再開させる。例文帳に追加

When the retire counter 10 exceeds the predetermined threshold 11, a fetch IC is updated to a retire IC 15 to resume a program from the retire IC. - 特許庁

構成素子の性能を動的に変化させることが可能なＳＡＬＣ３、及びＳＡＬＣ３による処理結果をリタイミング又はスルーするためのリタイミング回路５が交互にカスケード接続されて成るＳＡＬＰ２と、リタイミング回路５にリタイミング又はスルーさせるための制御データを、リタイミング回路５毎に生成するパイプラインコントローラ４と、を備える演算パイプライン１を提供する。例文帳に追加

The computing pipeline 1 includes an SALP 2 comprising an SALC 3 capable of dynamically varying the performance of each component element, and retiming circuits 5 for retiming or directly sending the results of processing by the SALC 3, the SALC 3 and the retiming circuits 5 being cascaded to each other; and a pipeline controller 4 that creates for each retiming circuit 5 the control data for causing the retiming circuits 5 to retime or directly send the results. - 特許庁

本装置は、被試験対象のアナログ試験を行い、リタイミングクロックを出力するアナログ試験部と、このアナログ試験部のリタイミングクロックによりリタイミングを行うと共に、被試験対象のデジタル試験を行うデジタル試験部とを有することを特徴とする装置である。例文帳に追加

The tester has an analog test portion which makes an analog test of each device under test and outputs a retiming clock, and a digital test portion which performs retiming by the retiming clock of this analog test portion and makes a digital test of the device under test. - 特許庁

第２リタイミング手段１−１３で第１リタイミング手段１−１１の出力信号を電圧制御発振器の逆相クロックでリタイミングし、逆相クロック位相差検出手段１−１４により正相クロックと逆相クロックとの位相差を検出する。例文帳に追加

An output signal of the first retiming means 1-11 is retimed by a negative phase clock of the voltage controlled oscillator at a second retiming means 1-13, and a phase difference between the positive clock and negative clock is detected by a phase difference detecting means 1-14 of the negative clock. - 特許庁

受信データリタイミング手段７はそれらデータとクロックとを用いてリタイミングし、受信データ復号化手段８はリタイミングされたデータと抽出クロックと基準クロックとからフレーム同期を行った後、クロックを乗替え、データを１０本から８本に復号化して出力する。例文帳に追加

A reception data re-timing means 7 uses the data and the clock to apply re-timing to them, a reception data decoding means 8 takes frame synchronization on the basis of the re-timing data, the extracted clock and a reference clock, replaces the clock, decodes the 10 data into the 8 data and provides the output of the 8 data. - 特許庁

においを取るためにブーケガルニと呼ばれる香草類のセットを用いる（パセリ、タイム、ローリエ）。例文帳に追加

To eliminate the odor, a set of fragrant herbs, called a "bouquet garni" (parsley, thyme and bay leaf), is used.  - Wikipedia日英京都関連文書対訳コーパス

ＦＦ１２の出力波形は、さらに次段ＦＦ１３にて再度リタイミングされる。例文帳に追加

The output waveform of the FF12 is retiming-processed again by the next stage FF13. - 特許庁

リタイミング処理された差動データ信号におけるジッタレベル３２８が検出される。例文帳に追加

A jitter level 328 in the re-timed differential data signals is detected. - 特許庁

複数のメモリ素子のための信号バッファリングおよびリタイミング回路を提供する。例文帳に追加

To provide signal buffering and retiming circuits for a plurality of memory devices. - 特許庁

本発明は、中央部に火脹れのないナポリタイプピザクラストを得ることを目的としたものである。例文帳に追加

To obtain a Naples type pizza crust without having a blister at its central part. - 特許庁

この接着層（３）はアリタイジングによってＡｌ拡散層（４）で被覆される。例文帳に追加

The adhesive layer (3) is coated with an Al diffusion layer (4) by alitizing. - 特許庁

基準フレームパルスを装置内クロックに乗せ換えるためのリタイミング回路を小規模化する。例文帳に追加

To reduce the scale of a retiming circuit for transferring the clock of reference frame pulses to the clock inside the device. - 特許庁

得られる炭化珪素単結晶のポリタイプは３Ｃ、４Ｈ又は６Ｈである。例文帳に追加

The polytype of the obtained silicon carbide single crystal is 3C, 4H or 6H. - 特許庁

ＳｉＣ基板および過成長III-V族窒化物の双方に最適な組み合わせのポリタイプを提供する。例文帳に追加

To provide a polytype of an optimum combination for an SiC substrate and overgrown III-V group nitride. - 特許庁

複数のメモリ素子のための信号バッファリングおよびリタイミング（ＳＢＲ）回路である。例文帳に追加

The present invention relates to the signal buffering and retiming (SBR) circuits for the plurality of memory devices. - 特許庁

スーパースケーラマイクロプロセサに於て命令をリタイアさせるシステム及び方法例文帳に追加

SYSTEM AND METHOD RETIRING INSTRUCTION IN SUPERSCALAR MICROPROCESSOR - 特許庁

リタイミングクロック信号のデューティ劣化に起因する同期化回路の誤動作を排除する。例文帳に追加

To exclude the malfunction of a synchronizing circuit which may be caused by the duty deterioration of a retiming clock signal. - 特許庁

リタイミング部１１２は、バスマスタ１１１から送信された同期信号を遅延して送信する。例文帳に追加

A re-timing part 112 delays and transmits the synchronization signal transmitted from the bus master 111. - 特許庁

第２のクロック信号３１８がリタイミング処理された差動データ信号から再生される。例文帳に追加

A second clock signal 318 is recovered from the re-timed differential data signals. - 特許庁

モジュールは、第１のメモリタイプの少なくとも１つの第１メモリデバイスと、第２のメモリタイプの少なくとも１つの第２メモリデバイスとを含む複数のメモリデバイスを含み、複数のメモリデバイスの最小コンフィギュレーションが、第１メモリタイプの１つのメモリデバイスと、第２メモリタイプの１つまたは２つのメモリデバイスとを含む。例文帳に追加

The module includes plural memory devices including at least one 1st memory device of a 1st memory type and at least one 2nd memory device of a 2nd memory type and the minimum configuration of the plural memory devices includes one memory device of the 1st memory type and one or two memory devices of the 2nd memory type. - 特許庁

リタイヤしたゲームキャラクタが継続したゲーム空間で復活するゲーム装置である。例文帳に追加

In a game apparatus, a retired game character is made to revive in a continued game space. - 特許庁

各種のメモリタイプのメモリとして使用できる半導体メモリ装置の実現。例文帳に追加

To achieve a semiconductor memory device which can be used as memories of various memory types. - 特許庁

タイマ機能として、次のプリタイマ、ポストタイマ、および、プリポストタイマを時計に搭載させる。例文帳に追加

A pre-timer, a post-timer and a pre-post-timer mentioned below are loaded on a timepiece as timer functions. - 特許庁

バイナリタイルは背景値を持つ画素および他のもう１つの値を持つ画素を有し、第１の組のデータが前記バイナリタイル中の実質的に全ての背景値を持つ画素の空間位置情報を含む。例文帳に追加

The binary tile has pixels having a background value and other pixels having another value, and data of the 1st set include spatial position information on all pixels which substantially have the background value in the binary tiles. - 特許庁

ＰＬＬ型データリタイミング用位相比較器に関し、回路規模の小型化、ＬＳＩ化を容易にし、低速及び高速の何れの入力信号に対しても、最適な位相関係のリタイミング用クロック信号の生成を可能にする。例文帳に追加

To facilitate miniaturization of a circuit scale, formation of LSI with regard to a phase comparator for PLL type data retiming, and generate a clock signal for retiming about the optimum phase relationship even for either of a low-speed or high-speed input signal. - 特許庁

リタイミング回路５は、エッジ検出回路２でサンプリングされ，且つ遅延されたユニポーラ信号Ｓ４をクロックＳ６でリタイミングし、クロック信号Ｓ８（Ｓ６）に同期したＮＲＺデータ信号Ｓ７を得る。例文帳に追加

A retiming circuit 5 applies retiming to a unipolar signal S4, that is sampled by the edge detection circuit 2 and delayed by using the clock S6, to obtain an NRZ data signal S7 synchronously with a clock signal S8 (S6). - 特許庁