「入力バイアス電流」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

ベースにバイアス電圧Ｖ１３を受けたｎｐｎ型トランジスタＴｒ１３およびｎｐｎ型トランジスタＴｒ１４のエミッタには、この電流ｉ１１および電流ｉ１２が入力されて、これに応じたコレクタ電流が出力される。例文帳に追加

The current i11 and the current i12 are input to the emitters of an npn transistor Tr13 and an npn transistor Tr14 having a bias voltage V13 applied to each base, to output collector currents corresponding to the respective input currents. - 特許庁

同相調節回路１１は、同相フィードバック電流（ＣＭＦＢ）をモニタし、そしてこの電流の値が公称の増幅器バイアス電流付近の指定したレンジを超えたときに、その同相入力電圧Ｖ_inにおける適当な補正を行う。例文帳に追加

The common-mode control circuit 11 monitors a common- mode feedback current(CMFB), and when the current value exceeds the designated range near a nominal amplifier bias current, a common-mode input voltage Vin is corrected properly. - 特許庁

制御部１５０は、波長可変光源１１０へ入力する波長制御電流の設定値と、ＥＡ変調器１２０へ入力するＥＡバイアスの設定値と、ＥＡ変調器１２０の温度の設定値と、を入力される波長情報に応じて調節する。例文帳に追加

A control unit 150 adjusts the setting-value of the wavelength control current input to the wavelength-variable light source 110, the setting-value of the EA bias input to the EA modulator 120, and the setting-value of the temperature of the EA modulator 120 according to input wavelength information. - 特許庁

入力端子１と出力端子６の間に接続され、信号を増幅する増幅器３と、前記増幅器３の出力を前記増幅器３の入力に帰還する負帰還回路５と、前記負帰還回路５の入力にバイアス電圧、電流のいずれかを加算する加算器４とを設けた。例文帳に追加

The bias circuit comprises: an amplifier 3 which is connected between an input terminal 1 and an output terminal 6 and amplifies a signal; a negative feedback circuit 5 which feeds output of the amplifier 3 back to input of the amplifier 3; and an adder 4 which adds either a bias voltage or a current to input of the negative feedback circuit 5. - 特許庁

制御ループ４００は積分器Ｕ１に結合され、積分器の入力バイアス電流ＩＴを制御し、所定の時間間隔で信号Ｐを生成する。例文帳に追加

A control loop 400 is coupled to the integrator U1 for controlling an integrator input bias current IT, to generate the signals P at predetermined time intervals. - 特許庁

カレントミラー回路６の第１出力端子８を差動増幅器１のバイアスに、第２出力端子９を電流−電圧変換回路３に、それぞれ入力する。例文帳に追加

The first output terminal 8 of the current mirror circuit 6 is input to a bias of the amplifier 1, and the second output terminal 9 thereof is input to the current-voltage conversion circuit 3. - 特許庁

送信パルス発生部１０は、バイアス電流の供給を受けて入力電圧を増幅して、増幅により得られた出力電圧を振動子アレイ２に供給する。例文帳に追加

The transmitted pulse generation section 10 amplifies input voltage by receiving the supply of the bias electric current and supplies output voltage obtained by amplification to an oscillator array 2. - 特許庁

ＡＤ変換動作において入力電圧ＶＩＮの電圧変動範囲内にあるコンパレータには充分なバイアス電流が確保され変換速度が維持される。例文帳に追加

A sufficient bias current is secured and a conversion rate is maintained in a comparator functioning within a voltage fluctuation range of input voltage VIN in an AD conversion operation. - 特許庁

光導電セル１はバイアス電流Ｉ１，Ｉ２，Ｉ３の供給を受けて動作し、入力された光量を固有の効率で変換して対応する電気信号を出力する。例文帳に追加

The photoconductive cell 1 operates upon supply with bias currents I1, I2, I3 to convert an input quantity of light at an inherent efficiency to produce a corresponding electric signal. - 特許庁

入力電圧や出力負荷電流が変動しても一定のバイアス電圧が得られるようにし、損失が小さく、任意に消費電力を低減化できるようにする。例文帳に追加

To obtain a constant bias voltage, regardless of fluctuations in an input voltage or output load current, reduce loss and arbitrarily lower power consumption. - 特許庁

集積回路において入力に電源電圧以上の電位が印加された後でもバックバイアス効果による電流能力の低下のない入出力回路を提供する。例文帳に追加

To provide an input and output circuit without lowering current capability due to back bias effect even after potential of power source voltage or more is applied for input in an integrated circuit. - 特許庁

この各バイアス電流Ｉ４−１〜Ｉ４−４に基づき、増幅部４０−１〜４０−４において、入力信号ＩＮＰ，ＩＮＮが所定の増幅率で増幅される。例文帳に追加

Input signals INP, INN are amplified by the amplifier sections 40-1 to 40-4 at a prescribed amplification factor on the basis of the bias currents I4-1 to I4-4. - 特許庁

高周波入力電力や制御電圧の変動、又は、温度の変動によるバイアス電流の変動を確実に補償し、安定性の高い増幅動作を確保する。例文帳に追加

To secure amplification performance with high stability by compensating fluctuations of high frequency input power and control voltage or fluctuations of bias current caused by temperature fluctuations. - 特許庁

直流領域から交流領域にかけてほぼ一定のゲインを示す低雑音・低バイアス電流・低オフセットの信号入力回路を提供する。例文帳に追加

To provide a signal input circuit with low noise, low bias current and low offset, the gain of which is almost constant from a DC region to an AC region. - 特許庁

また、第１ＭＯＳＦＥＴ２がオフになると、第１ダイオード８と第３ＭＯＳＦＥＴ５のゲート入力容量により安定したゲートバイアス電圧が確保されるため第４ＭＯＳＦＥＴ１０に環流電流が流れる。例文帳に追加

When the third MOSFET 5 is off, a stable gate bias voltage is ensured by the gate input capacity of the first diode 8 and the third MOSFET 5, so that reflux current flows through the fourth MOSFET 10. - 特許庁

同調増幅回路は、従属接続される第１の入力トランジスタ、第１のカスコードトランジスタおよび第１のバイアス電流制御用トランジスタと、直列に接続される同調素子とを有する。例文帳に追加

The tuning amplifier circuit has a first input transistor subjected to cascade connection, a first cascode transistor and a first transistor for bias current control, and a serially connected tuning element. - 特許庁

これをＡＰＣ駆動回路に接続し、量子ドット膜９で検出された光をモニタすることにより、半導体レーザに入力されるバイアス電流をフィードバック制御する。例文帳に追加

The semiconductor laser is connected to an APC drive circuit and light detected by the quantum dot film 9 is monitored so that a bias current which is input to the semiconductor laser is feedback-controlled. - 特許庁

ゲートバイアス回路８は、過入力時における受信用トランジスタ２のゲート電流Ｉｇまたはゲート電圧Ｖｇの変化を検知して変化信号を生成する変化検知手段を有する。例文帳に追加

The gate bias circuit 8 has change detection means for detecting a change in gate current Ig or gate voltage Vg of the receiving transistor 2 at excessive input to generate a change signal. - 特許庁

校正回路１２は、第１のＧｍアンプと同等の構成からなる第２のＧｍアンプと第２のコンデンサを含み、校正時に、バイアス電流発生回路１４に入力する設定信号の設定値を校正する回路である。例文帳に追加

A calibration circuit 12 includes a second Gm amplifier, having the same configuration as the first Gm amplifier and a second capacitor, and calibrates the setting value of the setting signal that is inputted to the bias current generation circuit 14 in calibration. - 特許庁

基準共通電位と基準バイアス電位とはバス１５０の所定のチャネルを介して各ドライバ１００の電流生成回路７００に入力する。例文帳に追加

The reference common potential and the reference bias potential are inputted into the current generating circuits 700 of the drivers 100 through the intermediary of the prescribed channels of a bus 150. - 特許庁

制御回路部５は、バイアス電流制御部７から出力される基準電圧Ｖｒｅｆ１と制御電圧Ｖｃｎｔが入力され、制御信号Ｓｃｏｍｐ１を１段目の増幅部１に出力する。例文帳に追加

A reference voltage Vref1 and a control voltage Vcnt outputted from the bias current control section 7 is inputted to the control circuit section 5 and it outputs a control signal Scomp1 to the first-stage amplifying section 1. - 特許庁

この取り出されたバイアス電流は、減衰フィルタＦ２を介してトランジスタＱ１３のベースへ入力され、Ｖｂｅ分電圧降下してエミッタに表れる。例文帳に追加

This taken-out bias current is inputted into a base of a transistor Q13 through an attenuation filter F2, voltage-dropped by an amount of Vbe and appears in an emitter. - 特許庁

よって、入力信号Ｄinが電源電位ＶＤＤを上回ったときに流れやすい寄生バイポーラトランジスタＰＢＶ１のエミッタ−コレクタ電流が低減でき、ｐ型基板８に与えるバイアス電位ＶＢＢが擾乱を受けにくい。例文帳に追加

Then, a bias potential VBB applied to the p-type substrate 8 is hardly disturbed. - 特許庁

また、差信号に応じてＤ／Ａ変換器２の出力増幅器のバイアス電流、カウンタ１の入力ゲート回路の出力インピーダンスを変化させる。例文帳に追加

In addition, the bias current of the output amplifier of the D/A converter 2 and the output impedance of the input gate circuit of the counter 1 are changed in accordance with the difference signal 10. - 特許庁

１対の入力トランジスタと１対の電圧制御抵抗と共通のバイアス電流源とを有する差動遅延セルが、複数個接続されたリング発振器の発振を安定化させる。例文帳に追加

To stabilize oscillation in a ring oscillator connecting a plurality of differential delay cells each including a pair of input transistors, a pair of voltage-controlled resistors, and a common bias current source. - 特許庁

入力信号レベルや温度変化で生ずるゲート電流変動によるバイアス点変動を防ぎ、Ａ級，ＡＢ級及びＢ級のいずれでもＦＥＴを動作可能とし、更にＦＥＴの熱破壊をも防ぐ。例文帳に追加

To enable operation of an FET in any one of class A, class AB and class B, and prevent thermal breakdown of the FET by preventing bias point fluctuation due to gate current fluctuation which is caused by an input signal level or temperature change. - 特許庁

ゲートに入力信号が印加されるＦＥＴ１と、ゲートに所定のゲートバイアス電圧が印加されるデプリーション型のＦＥＴ２と、電流源ＦＥＴ５と、負荷とを直列に接続した。例文帳に追加

An FET 1 of which the gate an input signal is applied to, a depletion-type FET 2 of which the gate a prescribed gate bias voltage is applied to, a current source FET 5, and a load are connected in series. - 特許庁

入力端子Ｔｉからの信号ラインにエミッタが接続されたＮＰＮトランジスタＱ１と、このＮＰＮトランジスタＱ１のベースに供給されるバイアス電流Ｉｂをオン／オフするＭＯＳＦＥＴＭＰ１を備える。例文帳に追加

The clamp circuit comprises an NPN transistor Q1 having an emitter connected with a signal line from an input terminal Ti, and an MOSFETMP 1 for turning a bias current Ib being supplied to the base of the NPN transistor Q1 on/off. - 特許庁

また、差電圧検出回路１１、１２は所定オフセット電圧を有し、差電圧がオフセット電圧以上、即ち、入力信号が急峻に変化（立ち上がり又は立ち下がり）した場合のみバイアス電流を増加させる。例文帳に追加

The differential-voltage detection circuit 10, composed of the differential amplifier circuits 11, 12, has a prescribed offset voltage and increases a bias current only when each differential voltage exceeds an offset voltage, namely, only when the input signal is steeply changed (risen or fallen). - 特許庁

またＡＰＣ回路３３の出力信号は、バイアスレベル電流信号１８としてＬＤ駆動部に入力されＡＰＣループを構成、サンプル／ホールド回路３２出力と基準電圧が等しくなるように制御する。例文帳に追加

An output signal of the APC circuit 33 is inputted as a bias level current signal 18 to an LD driving part to form an APC loop, controlling so as to make an output of the sample/hold circuit 32 equal to the reference voltage. - 特許庁

これにより入力バイアスを任意に設定でき、電流源であるトランジスタＱ３，Ｑ３を制御することで電力制御を行い、低消費電力化を図ることができる。例文帳に追加

Thus, an input bias can optionally be set, and by controlling the transistors Q3 and Q3 which are the current sources, power control is executed to reduce the power consumption. - 特許庁

強度の大きい光信号の受光時には少なくとも１つのフォトダイオードの逆バイアス電圧を制御しオフにすることで前置増幅回路へ入力される電流を減少させる。例文帳に追加

When receiving the optical signal with a high intensity, the optical reception circuit controls a reverse bias voltage of at least one of the photodiodes to turn the photodiode off, thereby decreasing a current received by the pre-amplifier circuit. - 特許庁

入力信号レベルや温度変化で生ずるゲート電流変動によるバイアス点変動を防ぎ、更に、Ａ級，ＡＢ級及びＢ級のいずれでもＦＥＴを動作可能とする。例文帳に追加

To prevent a bias point from fluctuating on gate current fluctuation caused by an input signal level or temperature change and further to operate an FET in all A, AB and B classes. - 特許庁

入力信号Ｄｉｎのパタンが“０”から“１”に変化した時に、パルス変調制御回路１１はトランジスタ１２を用いてレーザダイオード１３のパルス変調電流Ｉｐを、バイアス制御回路１８はトランジスタ１４および１６を用いてレーザダイオード１３のバイアス電流Ｉｂを、それぞれクロックの一周期分だけ増加させる。例文帳に追加

When the pattern of an input signal Din changes from "0" to "1", a pulse modulation control circuit 11 uses a transistor 12 to increase a pulse modulation current Ip of the laser diode 13 by one cycle of a clock, and a bias control circuit 18 uses transistors 14, 16 to increase a bias current Ib of the laser diode 13 by one cycle of the clock. - 特許庁

バイアス補正回路３１ａ（，３１ｂ）において、しきい値電圧変動検出部３２が検出したトランジスタＭ１のしきい値電圧Ｖｔｈ変動の電流変化を検出し、入力バイアス部３３が、しきい値電圧変動検出部３２が検出した電流変化から、しきい値電圧Ｖｔｈを補正する電圧を生成する。例文帳に追加

A bias correction circuit 31a (31b) detects current variation of threshold voltage Vth variation of a transistor M1 detected at a threshold voltage variation detecting section 32, and an input bias section 33 creates a voltage for correcting the threshold voltage Vth from the current variation detected at the threshold voltage variation detecting section 32. - 特許庁

また、マイコン５１は、バイアス回路６のＡ／Ｄ変換器６１から入力される電流モニタ３６の検出電流値に基づき所定数のＭＭＩＣ４０−１〜４０−ｎについて順々にゲート電圧の設定値を求めバイアス回路６のＤ／Ａ変換器６４−１〜６４−ｎに出力することを行う。例文帳に追加

Based on detected current values by a current monitor 36 inputted from the A/D converter in the bias circuit 6, the microcomputer 51 successively finds set values of gate voltage on the prescribed number of MMICs 40-1 to 40-n to output them to D/A converters 64-1 to 64-n in the bias circuit 6. - 特許庁

入力された入力信号を減衰させる利得調整手段（ＰＩＮダイオード６）と、前記利得調整手段の出力信号を増幅する増幅手段（増幅器７）とからなる送信電力制御回路において、前記増幅手段のドレインバイアス供給端子（ドレインバイアス供給端子４）へ供給するドレイン電流に応じて前記利得調整手段の減衰量を制御することを特徴とする。例文帳に追加

The transmission power control circuit comprising gain adjusting means (a PIN diode 6) for attenuating an input signal inputted thereto and amplifying means (an amplifier 7) for amplifying an output signal from the gain adjusting means is characterized in that an attenuation amount of the gain adjusting means is controlled in accordance with a drain current supplied to a drain bias supply terminal (a drain bias supply terminal 4) of the amplifying means. - 特許庁

バイアス電流制御回路は、基準電圧電流発生部２００と、基準電流が一方のトランジスタに供給されつつ基準電圧を増幅する一対のトランジスタを有する基準電圧増幅部４００と、基準電圧増幅部４００の差出力電流を検出して電圧−電流変換回路ＶＩ１の入力電圧とする差電流検出部３００とを有する。例文帳に追加

The bias current control circuit has a reference voltage/current generating part 200, a reference voltage amplifying part 400 having a pair of transistors amplifying a reference voltage while a reference current is supplied to one transistor, and a difference current detecting part 300 detecting a difference output current of the part 400 and defining it as the input voltage of the circuit VI1. - 特許庁

電流入力信号Ｉｉｎが小さい場合、ダイオードＤ１０１、Ｄ１０２の小電流領域を使用して第１バイアス電流ＩＢ１、ＩＢ２も小さな電流値に設定しておき電流に対する電圧の変化割合を大きな領域として、微小電流に対しても有意な電圧変化が得られるように設定する。例文帳に追加

When a current input signal Iin is small, first biased currents IB1 and IB2 are also set at a small current value, by using small current regions of diodes D101 and D102, in order to obtain significant changes in voltage for a minute current, using the ratio of change in the voltage to the current as a large region. - 特許庁

レプリカアンプ部３から出力される出力電圧は電圧電流変換回路４で出力電流Ｉｒｅｐに変換され、出力電流Ｉｒｅｐは比較器６で基準電流Ｉｒｅｆと比較され、比較器６から出力された比較電流Ｉｃｏがアンプ部２に入力され、アンプ部２のバイアス電流Ｉｂｉａｓを一定に保つ。例文帳に追加

The voltage current conversion circuit 4 converts an output voltage outputted from the replica amplifier section 3 into an output current Irep, which is compared with a reference current Iref at the comparator 6, a comparison current Ico outputted from the comparator 6 is given to the amplifier section 2 to keep a bias current Ibias of the amplifier section 2 constant. - 特許庁

ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂ及びバイアス用バイポーラトランジスタ２２から構成されるカレントミラーのベース電流Ｉｂを補償するベース電流補償用バイポーラトランジスタ２４を設け、電流供給回路２５がベース電流補償用バイポーラトランジスタ２４によるベース電流Ｉｂの補償量に応じた電流をバイアス用バイポーラトランジスタ２２に供給する。例文帳に追加

A base current compensation bipolar transistor 24 is provided which compensates for a base current Ib of a current mirror constituted of RF signal input bipolar transistors 13a and 13b and a bias bipolar transistor 22, and a current supply circuit 25 supplies to the bias bipolar transistor 22 a current corresponding to a compensation amount of the base current Ib due to the base current compensation bipolar transistor 24. - 特許庁

電圧電流変換部の制御電圧入力用ＭＯＳトランジスタにデプレッション型を使用した際に発生する発振周波数（バイアス電流）オフセットの製造プロセスばらつきが補正された電圧制御発振回路を提供する。例文帳に追加

To provide a voltage controlled oscillation circuit in which manufacturing process variation of an oscillation frequency (bias current) offset which occurs when using a depression type MOS transistor for control voltage input of a voltage/current converting part is corrected. - 特許庁

この差動回路４と能動負荷回路５の動作に基づいて生じる電流差に相当するバイアス電流よって、第１と第２の出力トランジスタＱ７、Ｑ８のいずれか一方に、入力信号に応じた能動的な動作を行わせる。例文帳に追加

Either a first output transistor Q7 or a second output transistor Q8 is made to perform active operations corresponding to the input signal by a bias current corresponding to the difference in current that occurs, on the basis of the operations of the differential circuit 4 and the load circuit 5. - 特許庁

一方、発光指令信号LDONが“０”の場合には、半導体レーザ４１に流れる電流検出用抵抗ＲＥの端子間電圧が第２の誤差増幅器４５に入力され、バイアス電流になるように第２のホールドコンデンサＣ２を介して制御される。例文帳に追加

On the other hand, when a light emission command signal LDON is '0', an inter-terminal potential across a resistor RE used for detecting a current that flows through the semiconductor laser 41 is inputted into a second error amplifier 45, which is controlled through the intermediary of a second hold capacitor C2 so as to serve as a bias current. - 特許庁

上の層の量子ドット１１は隣接する量子ドットと非線形の電流−電圧特性を示すトンネル結合で、初期データ／バイアス電流３の入力を受け、下の層の量子ドット１２とは時定数を持ったゲート機能を持つ結合をしている。例文帳に追加

Quantum dots 11 on the upper layer have a tunnel coupling shape showing a nonlinear current-voltage characteristic with the adjoining quantum dots, and receive inputs of initial data/bias currents 3, and are coupled with the lower layer quantum dots 12 to have a gate function having a time constant. - 特許庁