「解析的容量」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

電磁界解析手段１１は最終的に、配線パターンライブラリ３２中のフィルメタルパターンを高誘電率の絶縁体に置換し、該絶縁体に付随する寄生容量の寄生容量値とフィルメタルパターンとを対応づけた寄生容量値情報を容量値データベース３３に蓄積する。例文帳に追加

An electromagnetic field analysis means 11 finally substitutes a fillmetal pattern in a wiring pattern library 32 by an insulator with a high dielectric constant, and accumulates parasitic capacity value information in which the parasitic capacity value of a parasitic capacity attached to the insulator is associated with the fillmetal pattern. - 特許庁

高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供する。例文帳に追加

To provide a method and apparatus for analyzing spurious radiation to analize the spurious radiation from an LSI at real time by simulation by considering the influence of the decoupling due to resistance, capacitance, and inductance in a power source and a ground, in power source current calculation in spite of high-speed analyzing. - 特許庁

半導体集積回路の容量値に着目して解析を行うことにより、電力的、速度的に問題のある箇所を抽出し、回路の高速、低電力化を実現する。例文帳に追加

To extract problematic sections in terms of electric power and speed, and to realize high-speed operation and low-power consumption of the circuit by executing analysis, noting the capacitative value of a semiconductor integrated circuit. - 特許庁

インダクタンス（Ｌ）、容量（Ｃ）、抵抗（Ｒ）の３つの素子からなる配線モデルの遅延時間を、解析式あるいは近似計算等により求めて、その遅延時間と同等な遅延時間を持つような、別の抵抗（Ｒ’）と容量（Ｃ’）の２つの素子で構成される回路を仮想的に構築する。例文帳に追加

The delay time of a wiring model composed of three elements of inductance (L), capacitance (C) and resistance (R) is obtained from an analytic expression or approximation calculation, etc., and a circuit is virtually structured which is composed of two elements of other resistance (R') and capacitance (C') having a delay time equivalent to the delay time. - 特許庁

本発明は、通常配線と配線ダミーとの容量を低減して、シミュレーションの解析精度を向上可能な半導体集積回路を提供することを目的とする。例文帳に追加

To provide a semiconductor integrated circuit where accuracy of simulation analysis can be improved by reducing capacitance of normal wiring and a wiring dummy. - 特許庁

このように異常種別に応じて選択された検出値のみを記録するため、記録用のメモリ容量が小さくて済み、効率的な異常解析が可能となる。例文帳に追加

Only the detected value selected according to the type of the failure is recorded, thus memory capacitance for recording is saved, and efficient failure analysis is conducted. - 特許庁

そして、変電所から距離ｘだけ離れた点を通過する電力を用いて、電力潮流方程式および電圧降下方程式を解析的に解き、分散型電源の出力容量範囲を決定する。例文帳に追加

Then, a power flow equation and a power drop equation are analytically solved, using the power passing the point which is a distance x apart from the substation, thereby deciding the output capacity range of the distributed power sources. - 特許庁

限られた容量のバッファを効率的に使用して、障害解析に必要な情報がより長時間にわたってバッファに留まるようにできるパケット蓄積方法を提供する。例文帳に追加

To provide a packet storage method enabling information necessary for fault analysis to be kept in a buffer over a long time, by efficiently using the buffer of a limited capacity. - 特許庁

回路規模，メモリ容量，ピン数，動作周波数などのパラメータが異なる回路などが互いに異なる複数の回路に関する情報が格納されているデータベースを用いる場合、各回路のパラメータを自動的に解析し、解析結果に応じて、要求仕様に適合するように半導体集積回路の設計を自動的に行なう。例文帳に追加

When using a database storing information on a plurality of circuits of mutually different parameters such as circuit scale, memory capacity, number of pins and operating frequency, a semiconductor integrated circuit is automatically designed so as to automatically analyze the parameters of respective circuits and to suite three parameters to a request specification corresponding to the analyzed result. - 特許庁

回路規模，メモリ容量，ピン数，動作周波数などのパラメータが異なる回路などが互いに異なる複数の回路に関する情報が格納されているデータベースを用いる場合、各回路のパラメータを自動的に解析し、解析結果に応じて、要求仕様に適合するように半導体集積回路の設計を自動的に行なう。例文帳に追加

In the case of using a database wherein information related to a plurality of circuits different from one another such as circuits having different parameters for a circuit scale, memory capacity, the number of pins, an operation frequency and the like, the parameters of each circuit are automatically analyzed, and a semiconductor integrated circuit is automatically designed so as to match to a requested specification according to the analysis design. - 特許庁

性能評価値変化の許容量と誤差感度から簡易的に公差を決定するができ、光学系等の公差を解析するに当たり、妥当性のある簡易的な公差を決定することが可能な公差決定装置、公差決定方法、プログラム、および記録媒体を提供する。例文帳に追加

To provide a tolerance determination apparatus which can simply determine a tolerance from the tolerance of changes in performance evaluation values and error sensitivity, and in the case of analyzing the tolerances of an optical system or the like, can determine an adequate and simple tolerance, and to provide a tolerance determination method, a program, and a recording medium. - 特許庁

回路シミュレータ用トランジスタモデルにおいて、長チャネルトランジスタに現れるようなゲート絶縁膜容量の電圧依存性・周波数依存性を正確に再現し、同時に、過渡解析においても正しいシミュレーション結果を得ることを目的とする。例文帳に追加

To accurately simulate a voltage and frequency dependences of a gate insulation film capacitance which appear in a long-channel transistor and simultaneously to obtain a correct simulation result in a transient analysis, in the transistor model for the circuit simulator. - 特許庁

大空間における構造体の熱容量を加味した温熱環境解析をコンピュータを用いた実用的なレベルで実現し、温度分布の高精度な予測を可能とし、制気口の風量・配置及び吹出し温度の適正な設計を実現する。例文帳に追加

To make predictable a temperature distribution with high precision and to realize property design of the air amount, arrangement, and blowout temperature of an air control opening by actualizing a thermal environment analysis taking the heat capacity of a structure in a large space into account at practical level using a computer. - 特許庁

検査対象の欠陥の検出のために欠陥検出手段に入力されるデータを選択的に減少させ、そのデータを記録する記憶容量やデータ解析時間の減少を図ったレーザ超音波検査装置およびこれを備えたシステムを提供する。例文帳に追加

To provide a laser ultrasonic inspection device constituted so as to selectively reduce the data inputted to a flaw detecting means for the purpose of detecting the flaw of an inspection target to achieve the reduction of a memory capacity for recording the data or a data analyzing time, and a system equipped with it. - 特許庁

次に、最大容量及び最小容量を用いた静的タイミング解析により（ステップＳ９、Ｓ１０）、回路上のノードの１つあるいは複数の組み合せからなるパスに対し、セットアップ制約を満足しているパスを適合パスに（ステップＳ１２）、セットアップ制約に違反しているパスを違反パスに（ステップＳ１１）、適合パス及び違反パスのいずれにも属さないパスを未決パスに分類する（ステップＳ１３）。例文帳に追加

Passes each of which consists of the combination of one or plural nodes on the circuit are sorted into adaptive passes satisfying set-up restriction (step S12), violation passes violating the set-up restriction (step S11) and pending passes not pertaining to any of the adaptive passes and the violation passes (step S13). - 特許庁

また、本発明のＥＭＩ解析手法は、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響をゲートレベルの電源電流計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価するとともに、さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策を可能にするものである。例文帳に追加

Further, concerning the EMI analytic method of this invention, the unwanted radiation of the LSI on simulation is evaluated in real time by reflecting the power supply current calculation of gate level with the influence of decoupling caused by the resistance, capacitance and inductance of a power source and a ground and further, efficient EMI measures are enabled by supporting the specification of an EMI generating point. - 特許庁

ジョブ１２がコンピュータシステムに入力されると、ジョブ管理機能４によってジョブ１２のＪＣＬ記述が解析され、ＪＣＬ置換機能２は、ファイル属性表１１に従ってジョブ１２のＪＣＬ記述のファイル１３の容量と拡張量に関する部分を、対応する条件の具体的な値に置き換える。例文帳に追加

When the job 12 is inputted to a computer system, the JCL description of the job 12 is analyzed by a job management function 4 and a JCL replacing function 2 replaces the part regarding the capacity and extension amount of the file 13 of the JCL description of the job 12 with the concrete value of the corresponding condition according to the file attribute chart 11. - 特許庁