「CMOS switch」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To expand the range of a power supply path voltage wherein a mechanical switch can correctly be read in a form wherein a CMOS input is advantageous costwise.例文帳に追加

CMOS入力がコスト的に有利な態様で機械式スイッチを正しく読取ることが出来る電源経路電圧の範囲を拡大する。 - 特許庁

The manufacturing method of the torsional MEM switch is completely compatible with the CMOS manufacturing process.例文帳に追加

ねじれＭＥＭスイッチを製造する方法は、ＣＭＯＳ製造プロセスと完全に両立する。 - 特許庁

To provide an optical switch that is suitable for a CMOS circuit and that is capable of accurately positioning a mirror with a low voltage.例文帳に追加

ＣＭＯＳ回路へ適し、ミラーを低電圧で正確に位置決めできる光スイッチ。 - 特許庁

A CMOS integrated circuit A9 is provided with a switch SW11 that interrupts a positive voltage power supply VDD.例文帳に追加

ＣＭＯＳ集積回路Ａ９に正電圧電源ＶＤＤを断続するスイッチＳＷ１１を設ける。 - 特許庁

For example, structure using an analog switch 100 by a three-input, one-output CMOS element is indicated.例文帳に追加

例えば３入力、１出力のＣＭＯＳ素子によるアナログスイッチ１００を使用した構成を示す。 - 特許庁

A driver circuit includes a CMOS stage and switch functionalities for performing certain tasks.例文帳に追加

本発明によれば、ドライバ回路がＣＭＯＳ段及びある作業を実施するためのスイッチ機能性を包含している。 - 特許庁

This is a passive processing circuit which is especially useful in a DC electric system wherein a ground potential offset is possibly generated like in an automobile and processes ground-side switch closure to a CMOS input 20 of MCU.例文帳に追加

自動車における様な、接地電位オフセットが起こり得る直流電気システム内で特に有用な、MCUのCMOS入力20への接地側スイッチ閉止を処理する受動処理回路である。 - 特許庁

An intermediate node potential setting circuit FNDV1 is provided for an analog switch with a first CMOS switch (a PMOS transistor PMS11, an NMOS transistor NMS11) and a second CMOS switch (a PMOS transistor PMS12, an NMOS transistor NMS12) connected in series to each other.例文帳に追加

第１のＣＭＯＳスイッチ（ＰＭＯＳトランジスタＰＭＳ１１、ＮＭＯＳトランジスタＮＭＳ１１）と第２のＣＭＯＳスイッチ（ＰＭＯＳトランジスタＰＭＳ１２、ＮＭＯＳトランジスタＮＭＳ１２）とを直列接続したアナログスイッチに対して中間ノード電位設定回路ＦＮＤＶ１を設ける。 - 特許庁

The latch structure of the CMOS latch cell 22 is canceled by an NMOS (N-channel MOS) switch Qn 24 within the CMOS latch cell 22 when sampling data is written by an NMOS switch NMOS Qn 21 for sampling, by which the change in the state of the CMOS latch cell 22 is speeded up and the operation speed (operation margin) of the sampling latch circuit is increased.例文帳に追加

サンプリング用ＮＭＯＳスイッチＮＭＯＳＱｎ２１によるサンプリングデータの書き込み時に、ＣＭＯＳラッチセル２２内のＮＭＯＳスイッチＱｎ２４によってＣＭＯＳラッチセル２２のラッチ構造を解除することで、ＣＭＯＳラッチセル２２の状態の変化を速くし、サンプリングラッチ回路の動作スピード（動作マージン）を上げる。 - 特許庁

Control signals are supplied to a current source switch 4, a first capacitor switch 5, and a second capacitor switch 6 that comprise CMOS switches, and the current supplied from the current source group 3 and the capacitance of the LC tank circuit 1 are switched.例文帳に追加

制御信号を、ＣＭＯＳスイッチからなる電流源スイッチ４，第１キャパシタスイッチ５及び第２キャパシタスイッチ６に与え、電流源群３から供給する電流とＬＣタンク回路１のキャパシタンスを切り替える。 - 特許庁

To provide a CMOS bus switch having an undershoot protecting circuit 22 for supporting the deterioration prevention of data when a switch is open and buses A and B are mutually separated.例文帳に追加

スイッチが開き且つバス（Ａ、Ｂ）が互いに隔離されている時にデータの劣化を防ぐことを助けるためのアンダーシュート保護回路（２２）を有するＣＭＯＳバススイッチ（２０）を提供すること。 - 特許庁

Then a drive voltage of the circuit section and a drive voltage of the switch section are respectively applied to the CMOS circuit section 1 and the switch section 2, and the drive voltage of the switch section is selected higher than the drive voltage of the circuit section.例文帳に追加

そして、ＣＭＯＳ回路部１及びスイッチ部２に対して、それぞれ別個に回路部駆動電圧及びスイッチ部駆動電圧を印加するとともに、このスイッチ部駆動電圧の値を前記回路部駆動電圧の値よりも大きくする。 - 特許庁

The optical disk system using a CMOS logic is adopted as a part of a power driver assembly, in order to actually switch the current to a system laser.例文帳に追加

システムレーザへの電流を実際に切り換えるために、パワードライバアセンブリの一部として、ＣＭＯＳロジックを用いた光ディスクシステムを採用する。 - 特許庁

The 74HCT type CMOS gate element 10 is operated to switch in both of 3 V system input (2.7 V to 3.3 V) and 5 V system input (4.5 V to 5.5 V), and a 5 V system voltage or a 3 V system voltage is output corresponding to a power source voltage to be supplied from an output destination circuit.例文帳に追加

74HCTタイプCMOSゲート素子10は3V系入力（2.7V〜3.3V）であっても5V系入力（4.5V〜5.5V）であってもスイッチング動作し、出力先回路から供給される電源電圧に応じて5V系電圧または3V系電圧が出力される。 - 特許庁

Furthermore, a switch SW16 that interrupts an input signal is provided between an output of a common circuit A7 and an input to the CMOS integrated circuit A9.例文帳に追加

更にまた共通回路Ａ７の出力とＣＭＯＳ集積回路Ａ９の入力との間に入力信号を断続するスイッチＳＷ１６を設ける。 - 特許庁

Optical signals from pixels 1a and 1b inside a CMOS sensor 11 are applied to a capacitor C5 and held during a period in which a switch SW8 is turned on.例文帳に追加

ＣＭＯＳセンサ１１内の画素１ａ、１ｂからの光信号は、スイッチＳＷ８がオンとされる期間、コンデンサＣ５に印加されて保持される。 - 特許庁

To reduce a power source noise generated when a timing generator is constituted of a CMOS-structure LSI carrying electrical current only in a switch operation time.例文帳に追加

スイッチ動作時にのみ電流が流れるＣＭＯＳ構造のＬＳＩでタイミング発生器を構成した場合に発生する電源ノイズを低減する。 - 特許庁

A sub- threshold current flowing in a CMOS circuit of the semiconductor circuit is reduced by providing a power source switch to be turned off at the time of standby.例文帳に追加

待機時にオフとされる電源スイッチを設けることにより、半導体集積回路のＣＭＯＳ回路に流れるサブスレッショルド電流を低減する。 - 特許庁

In an active matrix type liquid crystal display, a switch element SW1 disposed in a pixel circuit or a sample holding circuit (switch element SW2) set up on an output part of a data line driver 200 are constituted with a CMOS transmission gate.例文帳に追加

アリティブマトリクス型液晶表示装置において、画素回路内に設けられるスイッチ素子ＳＷ１またはデータ線ドライバ２００の出力部に設けられるサンプル・ホールド回路（スイッチ素子ＳＷ２）をＣＭＯＳトランスミッションゲートで構成する。 - 特許庁

A MOS transistor constituting the CMOS integrated circuit is provided with an impedance imparting means for imparting high impedance to a back gate B of the MOS transistor, and a switch which is driven by a power source of the CMOS integrated circuit and performs switching operation so as to turn the high impedance imparted by the impedance imparting means into low impedance when the CMOS integrated circuit is used.例文帳に追加

ＣＭＯＳ集積回路を構成するＭＯＳトランジスタに対し、前記ＭＯＳトランジスタのバックゲートＢに対し高いインピーダンスを付与するインピーダンス付与手段と、前記ＣＭＯＳ集積回路の電源で駆動され、前記ＣＭＯＳ集積回路の使用時において前記インピーダンス付与手段が付与する高インピーダンスを低インピーダンス化するように切換動作を行うスイッチとを備えている。 - 特許庁

To provide a novel semiconductor integrated circuit with high integration density consisting of a CMOS circuit section and a switch section connected in series that attains a high drive force and reduces an area penalty of the switch section.例文帳に追加

ＣＭＯＳ回路部とスイッチ部とが直列に接続されてなる半導体集積回路において、高い駆動力と前記スイッチ部のエリアペナルティを低減させることにより高い集積密度とを有する、新規な半導体集積回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of operating a CMOS logic circuit at high speed by a small switch and capable of effectively reducing a sub-threshold leakage current, and to provide an LSI system.例文帳に追加

ＣＭＯＳ論理回路を小さいスイッチで高速動作させることができ、サブスレッショルドリーク電流を効果的に低減可能な半導体集積回路及びＬＳＩシステムを提供すること。 - 特許庁

The semiconductor integrated circuit of this invention is constituted of the CMOS circuit section 1 comprising a 1st MOSFET and of the switch section comprising a 2nd MOSFET connected in series.例文帳に追加

本発明の半導体集積回路は、第１のＭＯＳＦＥＴで構成されるＣＭＯＳ回路部１と第２のＭＯＳＦＥＴで構成されるスイッチ部２とが直列に接続されてなる。 - 特許庁

To provide a CMOS analog switch circuit allowing, in a low conduction state of an on-resistance, large signal input oscillating between a positive voltage side and a negative voltage side relative to a ground voltage.例文帳に追加

オン抵抗が低い導通状態で、グランド電圧に対して正電圧側と負電圧側に振幅する大信号入力を可能とするＣＭＯＳアナログスイッチ回路を提供する。 - 特許庁

A semiconductor integrated circuit Chip includes a CMOS circuit Core for treating an input signal In in an active mode, a control switch Cnt_SW, and a control memory Cnt_MM.例文帳に追加

半導体集積回路Ｃｈｉｐは、アクティブモードの間に入力信号Ｉｎを処理するＣＭＯＳ回路Ｃｏｒｅと、制御スイッチＣｎｔ＿ＳＷと、制御メモリＣｎｔ＿ＭＭとを含む。 - 特許庁

The control unit (2) detects the vehicle by the image for vehicle detection, calculates a speed of the vehicle, decides timing to switch to the high resolution image for detecting the license number in order to recognize the license number, and transmits a switching signal including switch timing to the CMOS camera (1).例文帳に追加

制御装置（２）は、車両検知用画像から、車両を検知し、車両の速度を算出して、車番認識するための高解像度の車番認識用画像への切替タイミングを決定し、切替タイミングを含む切替信号をＣＭＯＳカメラ（１）へ送信する。 - 特許庁

When the power source is OFF and the RF antenna is attached or detached, an analog switch 67 is turned OFF to cut off the electric power from a lithium battery to a CMOS memory 50, thereby inhibiting access to the computer.例文帳に追加

電源オフでＲＦアンテナ着脱のときアナログスイッチ６７を遮断し、リチウムバッテリーから供給のＣＭＯＳメモリ５０への電力が遮断され、コンピュータへのアクセスを禁止することができる。 - 特許庁

A switch (SW) control circuit 12 controls a combination of output circuits which are activated among the output circuits according to an on- resistance of a CMOS inverter circuit of an output circuit to be simulated by a resistance 14.例文帳に追加

複数の出力回路のうちで能動化する出力回路の組合わせは、抵抗１４でシミュレーションする出力回路のＣＭＯＳインバータ回路のオン抵抗に基づいてＳＷ制御回路１２が制御する。 - 特許庁

Information from an input history area 101 for security is obtained and when the contents correspond to 'password mode switching switch', the security control program 12 inverts environment setting information regarding the password authenticating function in a CMOS memory 10 while the screen saver is run.例文帳に追加

そして、パスワード認証機能について切り替えた設定は、一旦原画面を復帰してしまうとオペレータの再設定なしに（自動的に）無効にすることを可能とすることで、操作性をさらに向上させる。 - 特許庁

The control switch Cnt_SW feeds an N well N_Well of PMOSQp1 of a CMOS circuit, and a P well P_Well of NMOSQn1 with PMOS substrate bias voltage Vbp and NMOS substrate bias voltage Vbn, respectively.例文帳に追加

制御スイッチＣｎｔ＿ＳＷは、ＣＭＯＳ回路のＰＭＯＳＱｐ１のＮウェルＮ＿ＷｅｌｌとＮＭＯＳＱｎ１のＰウェルＰ＿ＷｅｌｌとにＰＭＯＳ基板バイアス電圧ＶｂｐとＮＭＯＳ基板バイアス電圧Ｖｂｎとをそれぞれ供給する。 - 特許庁

To transfer high voltage to a load or a circuit of a post stage by reducing current loss during switching operation when an input signal of low voltage exists in a switch circuit of a CMOS type for transferring high voltage.例文帳に追加

高電圧転送用ＣＭＯＳ型のスイッチ回路に関し、低い電圧の入力信号が存在する場合に、後段の負荷または回路に対し、スイッチング動作の期間の電流損失を少なくして高い電圧を転送できるようにすることを目的とする。 - 特許庁

If a user presses the operation button 611d and the operation detection switch 654 is turned on, when a cap detection switch 651 is on, a handwriting information acquisition mode is switched to a specific processing execution mode, and the medium is irradiated with infrared light from an infrared LED 644, and reflected light from the medium is received by an infrared CMOS 645.例文帳に追加

キャップ検知スイッチ６５１がオン状態の場合において、操作ボタン６１１ｄがユーザにより押圧され操作検知スイッチ６５４がオン状態とされると、筆跡情報取得モードから特定処理実行モードへと切り替えられるとともに、赤外ＬＥＤ６４４から赤外光が媒体に対して照射され、また媒体からの反射光が赤外ＣＭＯＳ６４５にて受光される。 - 特許庁

When a control signal ENN reaches a high level under the condition that bit lines (BL, BLZ) and the input terminals (SA, SAZ) of an amplifier circuit are connected by a CMOS switch circuit, the amplifier circuit starts amplifying the readout signal, and the amplified signal is stored.例文帳に追加

ビット線（ＢＬ，ＢＬＺ）と増幅回路の入力端子（ＳＡ，ＳＡＺ）とがＣＭＯＳスイッチ回路によって接続された状態で制御信号ＥＮＮがハイレベルになると、増幅回路において読み出し信号の増幅が開始されるとともに、その増幅された信号が保持される。 - 特許庁

The control memory Cnt_MM stores control information Cnt_Sg which shows whether PMOS substrate bias voltage and NMOS substrate bias voltage are supplied from the control switch to the N well of the CMOS circuit, and to the P well of the NMOS in the active mode respectively or not.例文帳に追加

制御メモリＣｎｔ＿ＭＭは、前記アクティブモードの間に前記制御スイッチから前記ＣＭＯＳ回路の前記ＰＭＯＳの前記Ｎウェルと前記ＮＭＯＳの前記Ｐウェルとに前記ＰＭＯＳ基板バイアス電圧と前記ＮＭＯＳ基板バイアス電圧とをそれぞれ供給するか否かを示す制御情報Ｃｎｔ＿Ｓｇを格納する。 - 特許庁

In a CMOS image sensor 10A using a column AD conversion system, in a horizontal thinning-out readout mode, a vertical signal line 18 belonging to an RG pixel column V0, from which signals are read out and a vertical signal line 18 belonging to an RG pixel column V2, from which no signals are read out are short-circuited by a switch 321.例文帳に追加

カラムＡＤ変換方式を採るＣＭＯＳイメージセンサ１０Ａにおいて、水平間引き読出しモードでは、信号の読出しを行うＲＧ画素列Ｖ０に属する垂直信号線１８と、信号の読出しを行わないＲＧ画素列Ｖ２に属する垂直信号線１８とをスイッチ３２１によって短絡する。 - 特許庁

By turning a switch 50 and to short-circuiting the output terminals 30A and 30B and alternately inputting signals of different levels to the inverter circuits 11 and 12 at test, a current is made to alternately flow through an NchMOS transistor and a PchMOS transistor included in the two CMOS circuits to activate them.例文帳に追加

テスト時に、スイッチ５０をオンにして出力端子３０Ａ、３０Ｂを短絡するとともに、インバータ回路１１、１２に異なるレベルの信号を交互に入力することによって、２つのＣＭＯＳ回路に含まれるＮｃｈＭＯＳトランジスタ及びＰｃｈＭＯＳトランジスタに交互に電流を流し活性化させる。 - 特許庁

A power supplying means such as a battery and a load is connected by a MOSFET switch which has a few leakage current and a little of forward voltage drop, interruption is controlled, and the connection and interruption control state is controlled while being held by using a latch composed of a CMOS circuit driven by the battery.例文帳に追加

この課題を解決するために、本発明は、バッテリ等の電力供給手段と負荷との間を漏れ電流が少なくかつ順方向の電圧降下の少ないＭＯＳＦＥＴスイッチで接続および遮断の制御を行い、接続および遮断の制御状態をバッテリで駆動されるＣＭＯＳ回路からなるラッチを使って保持しつつ制御する。 - 特許庁

The conversion circuit converts the ECL level signal into a signal of the logic level adapting to the CMOS logic circuit with passing the ECL level signal through a current switch circuit 1, an emitter follower circuit 2 and a gate grounding PMOS amplifying circuit 3 to perform a level conversion at high speed by connecting a capacitor C1 between a source and a drain of a PMOS transistor MP1 in the circuit 3.例文帳に追加

論理レベル変換回路は、ＥＣＬレベル信号をカレントスイッチ回路１、エミッタフォロワ回路２、及びゲート接地ＰＭＯＳ増幅回路３を通すことによって、ＣＭＯＳ論理回路に適合する論理レベルの信号に変換するものであり、ゲート接地ＰＭＯＳ増幅回路３内のＰＭＯＳトランジスタＭＰ１のソース−ドレイン間にキャパシタＣ１を接続することにより、高速なレベル変換を行う。 - 特許庁

Between a first source line connected with the sources of first conductivity type MOSFETs constituting first and second CMOS inverter circuits constituting the static type memory cells and a first power line corresponding to it, a switch MOSFET which is turned off in a first operation mode and turned on in a second operation mode different from the first operation mode and diode-type first and second conductivity type MOSFETs are provided in parallel.例文帳に追加

上記メモリセルアレイは、複数のスタティック型メモリセルを構成する第１及び第２ＣＭＯＳインバータ回路を構成する第１導電型ＭＯＳＦＥＴのソースが接続された第１ソース線とそれに対応した第１電源線との間に、第１動作モードのときにはオフ状態にされ、上記第１動作モードとは異なる第２動作モードのときにはオン状態にされるスイッチＭＯＳＦＥＴと、ダイオード形態にされた第１導電型と第２導電型のＭＯＳＦＥＴを並列形態に設ける。 - 特許庁