「Cell Line」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

INSPECTION METHOD AND INSPECTION DEVICE OF MONITORING LINE FOR LAYERED CELL例文帳に追加

積層電池用モニタ線についての検査方法、および検査装置 - 特許庁

The memory cell 2 is connected to a first bit line BT and store data.例文帳に追加

メモリセル２は、第１ビット線ＢＴに接続されデータを記憶する。 - 特許庁

The sense amplifier SA reads information of the memory cell through the bit-line.例文帳に追加

センスアンプＳＡは、ビット線を通してメモリセルの情報を読み出す。 - 特許庁

DOUBLE-TRANSFECTED CELL LINE USEFUL FOR IDENTIFICATION OF TRANSPORT INHIBITORS例文帳に追加

輸送体インヒビターの同定に有用な二重トランスフェクト細胞株 - 特許庁

A memory cell of the end memory cell mat 20 dares to be of a type of larger area than the memory cell of a general memory cell mat 10, and an advantage of a folded bit line structure can be carried into an open bit line structure.例文帳に追加

端メモリセルマット２０のメモリセルを通常メモリセルマット１０のメモリセルよりも敢えて面積の大きなタイプにし、フォールデットビット線構造の利点をオープンビット線構造に持ち込むことを可能とする。 - 特許庁

To provide a new cell line useful for clarifying pathogenesis of blastic NK cell lymphoma, and to provide a means useful for clarifying an immunologic mechanism in a human through a dendritic cell by using the cell line.例文帳に追加

芽球性ＮＫ細胞リンパ腫の病因の解明に役立つ新規細胞株、および当該細胞株を用いた、ヒトにおける樹状細胞を介した免疫機構の解明に役立つ手段の提供。 - 特許庁

Word line drive circuits (2R, 2L) are arranged face to face on both sides of a memory cell array (1) and word line drivers are alternately arranged to memory cell lines in each word line drive circuit.例文帳に追加

メモリセルアレイ（１）の両側にワード線ドライブ回路（２Ｒ，２Ｌ）を対向して配置し、各ワード線ドライブ回路には、ワード線ドライバをメモリセル行に対して交互に配置する。 - 特許庁

Accordingly, when a data corresponding to the power-supply potential of the bit line is written in a memory cell, a short circuit with the bit line of the word line corresponding to the memory cell is decided.例文帳に追加

その結果、ビット線の電源電位に対応するデータがメモリセルに書き込まれた場合は、そのメモリセルに対応するワード線がビット線と短絡していると判断する。 - 特許庁

A bit line driver and a common line driver which drive the bit line and the common line upon a write of data, respectively are disposed opposing to both sides of the memory cell array.例文帳に追加

データ書込時にビット線およびコモン線をそれぞれ駆動するビット線ドライバおよびコモン線ドライバを、メモリセルアレイの両側に対向して配置する。 - 特許庁

The gas-liquid separator 10 is mounted on at least one of a reformed gas line, an anode offgas line, a cathode offgas line, and an exhaust gas line in the fuel cell system.例文帳に追加

燃料電池システムには、気液分離器１０が、改質ガスライン、アノードオフガスライン、カソードオフガスライン、排ガスラインの少なくとも１つに配設されている。 - 特許庁

Discrimination of a neuronal cell and a neuroblast cell is performed by the presence or absence of a notch on a line showing the circumferential length of a cell from the real body image of neuronal cell and glial cell.例文帳に追加

神経細胞とグリア細胞の実体画像から前記細胞の周囲長を示す線に生じている切り欠きの有無で神経細胞と線維芽細胞の細胞識別を行う。 - 特許庁

The word line voltage is increased first to such an intermediate level that a word line transistor 12 weakly combines the bit cell 4 to a bit line 8.例文帳に追加

ワード線電圧は、ワード線トランジスタ１２がビットセル４をビット線８に弱く結合する中間レベルまで最初に増加する。 - 特許庁

This device has a first bit line pair BM, /BM reading data from an arbitrary memory cell in a memory cell column, a second bit line pair BS, /BS writing data in the other arbitrary memory cell in the memory cell column, and a readout line OLCD for display reading successively display data from the memory cell column.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、メモリセル列から順次表示データを読み出す表示用読み出し線ＯＬＣＤとを有する。 - 特許庁

The reference cell is the same as a memory cell of the array and used for generating reference voltage for a reference bit line.例文帳に追加

基準セルはアレイのメモリセルと同一で、基準ビット線用基準電圧の生成に用いられる。 - 特許庁

To reduce the resistance of a bit line of a memory cell array and reduce the area of forming the memory cell array.例文帳に追加

メモリセルアレイのビット線の低抵抗化を図ると共に、メモリセルアレイの形成面積の縮小化を図る。 - 特許庁

The micro mechanism can be used for the grid line of a solar cell and the electrode of a fuel cell.例文帳に追加

微細機構は太陽電池のグリッド線もしくは燃料電池の電極に用いることができる。 - 特許庁

A reference cell is the same as a memory cell of an array, and used for generating reference voltage for reference bit line.例文帳に追加

基準セルはアレイのメモリセルと同一で、基準ビット線用基準電圧の生成に用いられる。 - 特許庁

Each memory cell 10 of a memory cell array 20 is provided with a source line SL separated for each column unit.例文帳に追加

メモリセルアレイ２０の各メモリセル１０には列単位毎に互いに分離されたソース線SLが設けられている。 - 特許庁

To check a parity bit while no parity bit data line is provided between a cell buffer monitor and a cell buffer.例文帳に追加

セルバッファとの間にパリティビット用データ線を設けない状態でパリティビットのチェックを可能にする。 - 特許庁

The function blocks 10a-10C copy the test cell, separates the copied test cell from the original test cell, writes data denoting a loopback to the LBF-x fields of the separated test cell and inserts the resulting cell to a cell transmission line 15.例文帳に追加

各機能ブロック１０ａ〜１０ｃは、試験セルをコピーし、コピーした試験セルをもとの試験セルから分離し、分離した試験セルのＬＢＦ_xフィールドに折返しを示すデータを書き込んでセル伝送路１５に挿入する。 - 特許庁

An analyte supply line Ls; a titration reagent supply line Lt_n; an indicator supply line LI_n; a dilution water supply line Lw; and a discharge line Ld are connected to the analyzing cell 11.例文帳に追加

分析セル１１には、被検物供給ラインＬs、滴定試薬供給ラインＬt_n、指示薬供給ラインＬI_n、希釈水供給ラインＬw及び排出ラインＬdがそれぞれ接続されている。 - 特許庁

The plurality of SRAM cell MC1 and the adjacent cell of the mediation cell DC use the common contact for the word line WLA.例文帳に追加

複数のＳＲＡＭセルＭＣ１及び仲介セルＤＣの隣接するセル同士がワード線ＷＬＡ用のコンタクトを共有している。 - 特許庁

The plurality of SRAM cell MC2 and the adjacent cell of the mediation cell DC use the common contact for the word line WLB.例文帳に追加

複数のＳＲＡＭセルＭＣ２及び仲介セルＤＣの隣接するセル同士がワード線ＷＬＢ用のコンタクトを共有している。 - 特許庁

EMBEDDED BIT LINE TYPE NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE IN TRENCH, ARRAY OF CELL, AND METHOD FOR MANUFACTURING CELL例文帳に追加

トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 - 特許庁

A bit line connected to an unprogrammed memory cell is precharged based on the first high level of the source line.例文帳に追加

プログラムされないメモリセルに接続されたビット線は、ソース線の第１高レベルによりプリチャージされる。 - 特許庁

GROWTH-RELATED GENE OF GERM LINE OF PINCTADA FUCATA, AND METHOD FOR INHIBITING GROWTH OF GERM CELL LINE例文帳に追加

アコヤガイの生殖細胞系列の発達関連遺伝子および生殖細胞系列の発達抑制方法 - 特許庁

In pre-charge period, the pre-charge circuit pre-charges the cell bit line, and the sense amplifier pre-charges the read bit line.例文帳に追加

プリチャージ期間に、プリチャージ回路はセルビット線をプリチャージし、センスアンプはリードビット線をプリチャージする。 - 特許庁

Data are written in a memory cell of this word line by supplying write-in voltage to a word line WL 3.例文帳に追加

ワード線ＷＬ３に書込電圧を供給することにより、このワード線のメモリセルにデータを書込む。 - 特許庁

Each memory cell includes two memory elements connected to the coincidence line, and a selection line connected there.例文帳に追加

各メモリ・セルは、一致ラインに結合された二つのメモリ素子と、そこに結合された選択ラインとを含む。 - 特許庁

61/4f2 DRAM CELL STRUCTURE HAVING FOUR NODES AND TWO PHASE WORD LINE LEVELS FOR EACH BIT LINE STUD例文帳に追加

ビット線スタッド毎に４つのノ—ドと２つの位相ワ—ド線レベルを有する６１／４ｆ２ＤＲＡＭセル構造 - 特許庁

A second line BL11 crosses the first line WL11 via the first memory cell MC111.例文帳に追加

第２のラインＢＬ１１は、第１のメモリセルＭＣ１１１を介して第１のラインＷＬ１１に交差する。 - 特許庁

The line buffer SRAM cell is coupled to the rows of SRAM cells and controlled by a read enable line.例文帳に追加

ラインバッファＳＲＡＭセルは、ＳＲＡＭセルの行に接続され、且つリードイネーブルラインによって制御される。 - 特許庁

A memory circuit 2 includes a bit cell 4 selected for reading out by a word line voltage on a word line 20.例文帳に追加

メモリ回路２は、ワード線２０上のワード線電圧で読み出すために選択されたビットセル４を含む。 - 特許庁

That is, before data held in the memory cell is transmitted to the bit line, voltage of the bit line is shifted.例文帳に追加

すなわち、メモリセルに保持されたデータがビット線に伝達される前に、ビット線の電圧がシフトする。 - 特許庁

A cell line usually expressing little or no hyoxia-induced apoptosis receptor (HIA-R) is used, and a physiological function is observed by making the cell line excessively express the HIA-R.例文帳に追加

通常は HIA-R（hypoxia-induced apoptosis receptor）をほとんど発現していない細胞株を用いて、この細胞株に HIA-R を過剰発現させて生理機能を観察した。 - 特許庁

Furthermore, a memory cell MC is connected to a read word line RWL and a write bit line WBL which are common to an adjacent memory cell MC.例文帳に追加

さらに、メモリセルＭＣを、隣接するメモリセルＭＣと同一の読出しワード線ＲＷＬ、及び書込みビット線ＷＢＬに接続する。 - 特許庁

A connection line is arranged on the cell gate pattern of the element isolation film.例文帳に追加

前記素子分離膜のセルゲートパターン上に接続線が配置される。 - 特許庁

CAM, DUMMY COINCIDENCE LINE CHAIN USED IN CAM, CORE CELL例文帳に追加

ＣＡＭ、ＣＡＭ内で使用するためのダミー一致線チェーン、およびコアセル - 特許庁

To drive a node in a cell to power supply voltage without boosting a word line.例文帳に追加

ワード線を昇圧せずにセル内のノードを電源電圧に駆動する。 - 特許庁

A first bit line BL is connected electrically to the other end of the memory cell.例文帳に追加

第１ビット線ＢＬはメモリセルの他端と電気的に接続されたる。 - 特許庁

METHOD AND DEVICE FOR OPERATING SINGLE LINE CHARGE-TRAPPING MEMORY CELL例文帳に追加

一列の電荷トラッピングメモリセルを作動させるための方法および装置 - 特許庁

To generate a word line boosted voltage most suitable to a transistor of a memory cell.例文帳に追加

メモリセルのトランジスタに最適なワード線昇圧電圧を発生する。 - 特許庁

NOZZLE TOUCH MECHANISM IN GASKET SHAPING LINE OF COMPONENT OF FUEL CELL例文帳に追加

燃料電池の構成部品のガスケット成形ラインにおけるノズルタッチ機構 - 特許庁

TESTING METHOD, TESTING CIRCUIT AND BATTERY MODULE OF CELL VOLTAGE SENSING LINE例文帳に追加

電池電圧検出線の検査方法、検査回路及び電池モジュール - 特許庁

The time period Tw1 making the memory cell plate line CP to be Vcpw is 30 nanoseconds.例文帳に追加

メモリセルプレート線ＣＰをＶcpwとする時間Ｔw1は３０ナノ秒である。 - 特許庁