「Erasure Channel」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

FLASH MEMORY CELL FOR EXECUTING CONTACTLESS CHANNEL WRITE/ERASURE AND ITS MANUFACTURING METHOD例文帳に追加

コンタクトレス・チャネル書き込み／消去を実行するフラッシュメモリセル及びその製造方法 - 特許庁

An erasure pointer generating unit 132j in a read channel generates the erasure pointer pointing out a position of an error in the reproduced test data.例文帳に追加

リードチャネル１３２内のイレージャーポインター生成器１３２ｊは、再生されたテストデータ中の誤りの位置を示すイレージャーポインターを生成する。 - 特許庁

To release recording capacity by performing stream division of a recorded multichannel data stream into a corresponding channel while making the channel an independent channel and eliminating a data stream in response to a data stream erasure request of a designated channel.例文帳に追加

記録された多チャンネルのデータストリームを該当チャンネルにストリーム分割し、独立チャンネル化を図り指定チャンネルのデータストリーム消去要求に応じ、削除して記録 容量を開放する。 - 特許庁

To provide a nonvolatile semiconductor memory device that allows writing by using channel hot electrons and an erasure by FN tunnel phenomenon over the entire channel surface.例文帳に追加

チャネルホットエレクトロンを利用した書込みと、チャネル全面でのＦＮトンネル現象による消去とを行なうことができる不揮発性半導体記憶装置を提供する。 - 特許庁

This erasing method performs writing and erasure and then writing and erasure at least once or several times, after the erasure as operation for erasure which can improves the convergence of an erasure Vth of a memory transistor, including charge storage means which are made discrete in plane in a gate insulating film interposed of a channel formation region and a gate electrode of a semiconductor.例文帳に追加

半導体のチャネル形成領域とゲート電極との間に介在するゲート絶縁膜内に平面的に離散化された電荷蓄積手段を含むメモリトランジスタに対し、その消去Ｖthの収束性向上ができる消去時のオペレーションとして、書き込み−消去、消去後に少なくとも１回の書き込み−消去、または複数回の書き込み−消去を行う。 - 特許庁

To provide a multi-channel echo erasure technology which can erase an echo swiftly without being affected by variance in an echo path and cross-correlation between a double-talk and a receiving signal channel.例文帳に追加

エコー経路の変動、ダブルトーク及び受話信号のチャネル間の相互相関に影響されずに、迅速にエコーを消去することができる多チャネルエコー消去技術を提供する。 - 特許庁

In a step S4, a two-point calibration phase-1 processing part of an erasure channel obtains an indication value of the C1DAC upon the write processing by using the two target values.例文帳に追加

ステップＳ４において、イレースチャンネル２点校正フェーズ１処理部は、２つの目標値を用いて書き込み処理時のC1DACの指示値を求める。 - 特許庁

The transmit power of a reference channel, sent using a first radio technology (e.g., CDMA), is adjusted to achieve a target level of performance (e.g., a target erasure rate) for the reference channel.例文帳に追加

第１の無線技術（たとえばＣＤＭＡ）を使用して送信された基準チャネルの伝送電力は、基準チャネルのパフォーマンスの目標レベル（たとえば目標消失率）を達成するように調整される。 - 特許庁

Writing and erasure of data are carried out by the data writing/erasing electric charge injection/discharge unit CWE by the use of an FN tunnel current of a whole channel surface.例文帳に追加

データ書き込み・消去用の電荷注入放出部ＣＷＥでは、チャネル全面のＦＮトンネル電流によりデータの書き込みおよび消去を行う。 - 特許庁

A second channel audio signal reduced according to sound leakage ratio of a second channel audio signal is to a first acoustic reproduction unit is added to a first channel audio signal, a first channel audio signal reduced according to sound leakage ratio of a first channel audio signal to a second acoustic reproduction unit is added to the second channel audio signal to generate music content data to which a sound leakage erasure signal is added.例文帳に追加

第１チャンネルオーディオ信号に、第１音響再生ユニットへの第２チャンネルオーディオ信号の音漏れ比率に応じて低減した第２チャンネルオーディオ信号を加算すると共に、第２チャンネルオーディオ信号に、第２音響再生ユニットへの第１チャンネルオーディオ信号の音漏れ比率に応じて低減した第１チャンネルオーディオ信号を加算して、音漏れ消去信号加算音楽コンテンツデータを生成する。 - 特許庁

The system comprises a data slice apparatus, a modulation pulse width judging apparatus for channel bits from data bits, a demodulation apparatus, an erasure address detecting apparatus, and an ECC decode apparatus.例文帳に追加

本発明には、データスライス装置、データビットからチャネルビットへの変調パルス幅判断装置、復調装置、消去アドレス検知装置及びＥＣＣデコード装置を包含し。 - 特許庁

Further, the remote controller 10 on its front panel includes: display sections 12a to 12e for reading a prescribed number of the history data from the storage section in the sequence of selections and displaying the channels; direct channel selection buttons 16a to 16e; a channel display changeover switch 18; a scroll channel selection switch 20; and erasure buttons 14a to 14e.例文帳に追加

また、このリモコンの正面には、この記憶部から履歴データを選局された順序にしたがって所定数読み出してチャネルを表示する表示部１２ａ〜ｅと、ダイレクトチャネル選局ボタン１６ａ〜ｅと、チャネル表示切替スイッチ１８と、スクロールチャネル選局スイッチ２０と、消去ボタン１４ａ〜ｅとを備えている。 - 特許庁

To obtain a nonvolatile memory in which erasure is accomplished by passing a tunnel current between the channel region and a floating gate without providing any overlapped part between the floating gate and the source.例文帳に追加

本発明は、不揮発性メモリにおいて、フローティングゲートとソースとの間にオーバーラップ部分を設けずに、チャネル領域とフローティングゲートとの間でトンネル電流を流して消去を行うことを特徴とする。 - 特許庁

Radio link protocol (RLP) information can be received on the communication channel and on the basis of the RLP information, one or a plurality of frames relating to the RLP information can be determined as an erasure or DTX frame.例文帳に追加

チャネル上で無線リンク・プロトコル（ＲＬＰ）情報を通信チャネル上で受信することができ、前記ＲＬＰ情報に基づいて、ＲＬＰ情報に関連する１つまたは複数のフレームをイレーシャまたはＤＴＸフレームとして判定することができる。 - 特許庁

Monitored parameters associated with channel quality indications may comprise erasure rate indicators provided by base stations in response to CQI signals from the access terminal, as well as mean received power levels associated with superframe preamble received at the access terminal.例文帳に追加

チャネル品質指示に関連する監視されるパラメータは、アクセス端末からのＣＱＩ信号に応じて基地局によって提供される消去レートインジケータ、ならびにアクセス端末において受信されるスーパーフレームプリアンブルに関連する平均受信パワーレベルを備えることができる。 - 特許庁

A low resistance path is provided between the channels of the flash EPROM cell by the buried layer 500, thereby reducing the channel of the flash EPROM until erasure can be performed by giving the voltage (potential difference) between a gate line 28 and the substrate of the cell.例文帳に追加

フラッシュＥＰＲＯＭセルのチャネルは、埋込層が（５００）フラッシュＥＰＲＯＭセルのチャネル間に低抵抗経路を設けるのでゲートとセルの基板との間に電圧電位差を与えることによって消去が行なわれることを可能にするまでフラッシュＥＰＲＯＭのチャネルは低減される。 - 特許庁

To provide a semiconductor element allowing channel length to be dramatically scaled by manufacturing a high-performance transistor and a memory cell exhibiting strong program/erasure efficiency and reading speed, and having a very small gate shape and a total size allowing a low operation voltage; and a manufacturing method thereof.例文帳に追加

強力なプログラム／消去効率及び読み出し速度を示し低い動作電圧を許容する非常に小さいゲート形状及び全体サイズを有した高性能のトランジスタ及びメモリセルを製造して、チャネル長さを劇的にスケーリングできる半導体素子及びその製造方法を提供する。 - 特許庁

The nonvolatile semiconductor storage has: a semiconductor substrate 1; a control gate 22 and a floating gate 3 formed side by side on a gate insulation film on a channel region in the semiconductor substrate 1; and an erasure gate 10 that faces an upper surface FUS of the floating gate 3.例文帳に追加

不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向する消去ゲート１０と、を備える。 - 特許庁

To provide a semiconductor device that can dramatically scale a channel length by manufacturing a high-performance transistor that has powerful program/erasure efficiency, read speed, and an extremely small gate shape and entire size for allowing a low operating voltage, and a memory cell, and to provide a method for manufacturing the semiconductor device.例文帳に追加

強力なプログラム/消去効率及び読み出し速度を示し低い動作電圧を許容する非常に小さいゲート形状及び全体サイズを有した高性能のトランジスタ及びメモリセルを製造して、チャネル長さを劇的にスケーリングできる半導体素子及びその製造方法を提供する。 - 特許庁

The nonvolatile semiconductor storage comprises a semiconductor substrate 1; a control gate 22 and a floating gate 3 formed side by side on a gate insulation film on a channel region in the semiconductor substrate 1; and an erasure gate 10 that faces an upper surface FUS of the floating gate 3 and is positioned above the upper surface FUS as a whole.例文帳に追加

不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向し全体がその上面ＦＵＳよりも上に位置する消去ゲート１０と、を備える。 - 特許庁

In encoding an information packet in an erasure channel where packet losses may occur, a size of an error correction symbol input is divided (sub-packetized) into a minimal size unit to be handled by an error correction encoder, sub-packets are interleaved so that they are not adjacent to each other for encoding, packetized and transmitted to a decoder.例文帳に追加

本発明は、パケットロスが発生し得る消失通信路における情報パケットの符号化において、入力された誤り訂正シンボルのサイズを誤り訂正符号器が扱う最小のサイズ単位に分割（サブパケット化）し、当該サブパケットが隣接しないようにサブパケットの並び順を組み替えるインターリーブを行い符号化し、パケット化して復号装置に送信する。 - 特許庁