「External clock」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An external clock generating circuit 18 is arranged outside a panel 33 to supply the second clock signal DCK from the outside.例文帳に追加

外部クロック生成回路１８がパネル３３の外部に配され、第２のクロック信号ＤＣＫを外部から供給する。 - 特許庁

The external pin 11 receives a clock signal from an outside clock supply circuit, etc. and outputs it to the semiconductor device 10.例文帳に追加

外部ピン１１は、外部のクロック供給回路等からクロック信号を受けて半導体装置１０に出力する。 - 特許庁

The phase detector detects phase difference between the external clock signal and an internal clock signal outputted from the delay line.例文帳に追加

位相検出器は外部クロック信号と遅延ラインから出力される内部クロック信号間の位相差を検出する。 - 特許庁

When using the system clock SCK transmitted from the video signal input processing circuit 10 as a sampling clock of the external ADC 11, phases of an input clock inputted from the external ADC 11 and the system clock SCK are compared, and the phase of the system clock SCK to be transmitted as the sampling clock is controlled.例文帳に追加

外部ＡＤＣ１１のサンプリングクロックとして映像信号入力処理回路１０から伝送したシステムクロックＳＣＫを使用する場合に、外部ＡＤＣ１１から入力する入力クロックとシステムクロックＳＣＫの位相を比較して前記サンプリングクロックとして伝送すべきシステムクロックＳＣＫの位相を制御する。 - 特許庁

A memory access control is coupled to the rate control input and is responsive to the rate control signal, an external memory clock, and the external memory clock for causing the microprocessor to access the external memory in synchronism with the external memory clock when the external memory frequency is either equal to the microprocessor frequency or is one-half the microprocessor frequency.例文帳に追加

メモリアクセス制御は速度制御入力に結合されてかつ速度制御信号、内部マイクロプロセッサクロックおよび外部メモリクロックに応答して外部メモリ周波数がマイクロプロセッサ周波数と等しいかまたはマイクロプロセッサ周波数の２分の１である場合に外部メモリクロックと同期に外部メモリにアクセスすることを引起こす。 - 特許庁

A terminal signal corresponding to the input number of external clock signals is activated by receiving input of the external clock signals, and a corresponding terminal selection signal is activated synchronously with an internal pulse signal generated during input of the external clock signals.例文帳に追加

外部クロック信号の入力を受けて、外部クロック信号入力数に対応する端子信号をアクティブにするとともに、外部クロック信号の入力中に発生させる内部パルス信号に同期して、対応する端子選択信号をアクティブする。 - 特許庁

This invention automatically selects an external clock signal or an oscillator clock signal when releasing reset of an internal circuit, and is constituted to inactivate an oscillating amplifier for generating the oscillator clock signal when selecting the external clock signal.例文帳に追加

この発明は、内部回路のリセット解除時に外部クロック信号又は発振子クロック信号を自動選択し、外部クロック信号が選択される際には、発振子クロック信号を生成する発振アンプを非活性化させるように構成される。 - 特許庁

In this optical scanner in which a polygon substrate 2 on which the polygon mirror 3 rotated with a motor is mounted and an external clock substrate 7 are independently provided, a clock supply wire 11 which supplies the clock signal from the external clock substrate 7 to the polygon substrate 2 is provided independently of other wires 12, the polygon substrate 2 and the external clock substrate 7 are directly connected with the clock supply wire 11.例文帳に追加

モータで回転するポリゴンミラー３を搭載したポリゴン基板２と外部クロック基板７とを独立に設けた光走査装置において、外部クロック基板７からポリゴン基板２にクロック信号を供給するクロック供給用配線１１を他配線１２から独立に設けクロック供給用配線１１によりポリゴン基板２と外部クロック基板７とを直接接続する。 - 特許庁

To alleviate influence caused by noise applied to an external clock in the case where one line of image data is written into a line memory by each one pixel data in accordance with the external clock.例文帳に追加

１ラインの画像データを外部クロックに従って１画素のデータ毎にラインメモリに書き込む場合に、外部クロックにノイズが加わっても、それによる影響を軽減する。 - 特許庁

The stored time region data of an edge of the external clock is detected (50) and the detected time region data of the edge of the external clock is converted into frequency region data (52).例文帳に追加

蓄積された外部クロックのエッジの時間領域データを検出し（５０）、検出した外部クロックのエッジの時間領域データを周波数領域データに変換する（５２）。 - 特許庁

To measure and correct the duty of a clock signal accurately without using any external signals.例文帳に追加

外部信号を用いずにクロック信号のデューティを正確に測定及び補正する。 - 特許庁

The external parts for a clock is produced by the steel alloy.例文帳に追加

本発明は、そのような鋼合金で作成された時計用外部部品にも関する。 - 特許庁

In order to select either one of the same polarity clock or the reversed polarity clock, a phase for the delay feedback clock is compared with the phase for the external clock inputted externally.例文帳に追加

前記同極性クロック及び逆極性クロックのうちのいずれか一つを選択するために、前記遅延フィードバッククロックの位相と外部から入力される前記外部クロックの位相とを比較する。 - 特許庁

A changeover device 5 selects an internal synchronizing clock 103 outputted form the phase adjustment section 4 or the external synchronizing clock 101.例文帳に追加

切替器５は、位相調整部４から出力された内部同期クロック１０３と外部同期クロック１０１とを切り替える。 - 特許庁

To provide a clock signal output circuit continuously generating and outputting a multiplied clock signal without using an external oscillator.例文帳に追加

外部発振子を用いずとも、継続して逓倍クロック信号を生成出力できるクロック信号出力回路を提供する。 - 特許庁

To stop surely generation of an internal clock signal in accordance with an external clock enable-signal even at the time of high frequency operation.例文帳に追加

高周波動作時においても、外部からのクロックイネーブル信号に応じて、内部クロック信号の発生を確実に停止する。 - 特許庁

To exhibit both functions to the maximum when a semiconductor integrated circuit serves as an amplifier constituting a clock oscillator and as an amplifier of external clock.例文帳に追加

クロック発振と外部クロックの増幅との両方で増幅器を兼用する際に、両方の機能を最大に発揮すること。 - 特許庁

The clock control part 106 stops the internal clock when an external access request is generated when becoming a bus hold state.例文帳に追加

そして、クロック制御部１０７ではバスホールド状態となった際、外部アクセス要求が発生すると内部クロックを停止する。 - 特許庁

To provide a microcomputer for generating a system clock by using a clock oscillation circuit constituted of an external circuit just after reset release.例文帳に追加

リセット解除直後から外付け回路によるクロック発振回路を用いてシステムクロックを生成するマイクロコンピュータを得ること。 - 特許庁

The latch circuit and the processing circuit input in common the output of a clock buffer (101) which receives the external clock signal.例文帳に追加

前記ラッチ回路と前記処理回路は前記外部クロック信号を受けるクロックバッファ（１０１）の出力を共通に入力する。 - 特許庁

To make an internal operation timing constant by constantly generating internal clock signals independently of the pulse width variation of external clock signals.例文帳に追加

外部クロック信号のパルス幅変動にかかわらず一定に内部クロック信号を発生して内部動作タイミングを一定とする。 - 特許庁

The microcomputer is equipped with an edge detection circuit 20, a PLL circuit 10, a counter 30, a detection part 50 of an external generation clock signal stop and a circuit of the external generation clock signal stop for stopping input of the external generation clock signal to the edge detection circuit 20 and a PLL circuit 10 while the external clock stop detection signal is output.例文帳に追加

エッジ検出回路２０と、ＰＬＬ回路１０と、カウンタ３０と、外部生成クロック信号停止検出部５０と、外部クロック停止検出信号が出力されている間前記エッジ検出回路およびＰＬＬ回路１０への外部生成クロック信号の入力を停止させる外部生成クロック停止回路とを備える。 - 特許庁

A clock signal generating circuit 100 of a semiconductor memory comprises a CLK buffer 110 receiving an external clock signal and generating an internal reference signal, an internal clock enable-signal generating circuit 130 receiving an external clock enable-signal and generating an internal clock enable-signal, and an internal clock signal generating circuit 150 generating an internal clock signal in accordance with the internal reference signal and the internal clock enable-signal.例文帳に追加

本発明の半導体記憶装置のクロック信号発生回路１００は、外部クロック信号を受けて内部基準信号を発生するＣＬＫバッファ１１０と、外部クロックイネーブル信号を受けて、内部クロックイネーブル信号を発生する内部クロックイネーブル信号発生回路１３０と、内部基準信号と内部クロックイネーブル信号とに応じて、内部クロック信号を発生する内部クロック信号発生回路１５０とを含む。 - 特許庁

A clock for reading the output response of an external device 102 of a BIST circuit 107 is provided with a clock phase adjusting section 110 for automatically adjusting the phase of the clock.例文帳に追加

ＢＩＳＴ回路１０７の外部デバイス１０２の出力応答を読み出すためのクロックに、クロックの位相を自動調整するクロック位相調整部１１０を具備する。 - 特許庁

The interface chip 110 includes a clock signal synchronization circuit (DLL (Delayed Lock Loop)) thereinside, and generates a control signal synchronized with an external clock Clock input from the outside.例文帳に追加

インターフェースチップ１１０は、内部にクロック信号同期回路（ＤＬＬ）を備え、外部から入力される外部クロックＣｌｏｃｋに同期した制御信号を生成する。 - 特許庁

A frequency divider 4 outputs a clock signal for the analog circuit and a clock signal for the digital circuit that are generated by dividing a high speed clock signal inputted from an external.例文帳に追加

分周器４が外部から入力された高速クロック信号を分周したアナログ回路用クロック信号およびディジタル回路用クロック信号を出力する。 - 特許庁

To provide a semiconductor integrated circuit which is based on the timing deviation of an external clock signal, has little increase in the timing deviation of an internal clock signal and is for clock supply.例文帳に追加

外部クロック信号のタイミングずれに基づく、内部クロック信号のタイミングずれの増幅が少ない、クロック供給用の半導体集積回路を提供する。 - 特許庁

A switching part 3 selects either one of the external clock CLK1 and the clock CLK2 in response to the switch control signal S2 and sends an output clock CLK3.例文帳に追加

切替部３は、切替制御信号Ｓ２に応じて外部クロックＣＬＫ１およびクロックＣＬＫ２のいずれか一方を選択して出力クロックＣＬＫ３を送出する。 - 特許庁

A clock trigger generator circuit generates an internal clock signal and shortens a standby time of output of data for an external clock signal CLKESDR by decoding an address signal.例文帳に追加

クロックトリガ・ジェネレータ回路は、アドレス信号をデコードすることで、内部クロック信号を生成して外部クロック信号CLKESDRに対してデータの出力の待ち時間を短縮する。 - 特許庁

Synchronously with an internal clock signal from a clock driver 64, the reference clock signal is latched and output to an external output terminal 34 as a phase advance/delay signal.例文帳に追加

クロックドライバ６４からの内部クロック信号に同期して、参照クロック信号をラッチし、外部出力端子３４へ位相進み遅れ信号として出力する。 - 特許庁

To provide a reliable up/down counter with a simple circuitry without using an external clock.例文帳に追加

外部クロックを用いることなく、簡易な回路構成で確実なアップダウンカウントを実現する。 - 特許庁

The external signal used for generating the second resetting signal is a clock enable signal.例文帳に追加

第２リセット信号を発生させるために使われる外部信号はクロックイネーブル信号である。 - 特許庁

Several 'single shot' internal output enable clocks are generated on the basis of an external clock.例文帳に追加

外部クロックに基づいていくつかの「ワンショット」内部出力イネーブルクロックが発生する。 - 特許庁

To provide a PWM drive circuit that copes with the change of frequency of an external clock.例文帳に追加

外部クロックの周波数変化に対処したＰＷＭ駆動回路を提供する。 - 特許庁

Transmission delay t1 to t0 occurs between an external clock and a main signal.例文帳に追加

外部クロックと主信号との間には、ｔ１−ｔ０の伝送遅延が生じている。 - 特許庁

To correctly perform a calibration operation even for a high frequency of an external clock.例文帳に追加

外部クロックの周波数が高い場合であっても、正しくキャリブレーション動作を実行する。 - 特許庁

To provide a calibration circuit which can perform calibration operation independent of the external clock.例文帳に追加

外部クロックに依存しないキャリブレーション動作が可能なキャリブレーション回路を提供する。 - 特許庁

A high precision oscillator 3 has frequency precision equivalent to that of the external synchronizing clock.例文帳に追加

高精度発振器３は、外部同期クロック１０１と同等の周波数精度を有する。 - 特許庁

To accurately measure and automatically correct the duty of clock signals without using external signals.例文帳に追加

外部信号を用いずにクロック信号のデューティを正確に測定及び自動補正する。 - 特許庁

One line of image data is written into the writable line memory in accordance with the external clock.例文帳に追加

１ラインの画像データは外部クロックを従って書き込み可能なラインメモリに書き込む。 - 特許庁

Especially when the external clock generator is turned off, high energy-saving effect can be obtained.例文帳に追加

特に外部クロック生成器がオフすると、非常に省エネルギーすることが可能である。 - 特許庁

By providing a clock control circuit 18 and a bus state controller 19 for forming an external bus control signal at the same timing with external bus clock signals of each address area to be accessed, plural external bus clock signals of mutually different frequencies can be outputted.例文帳に追加

クロック制御回路（１８）と、アクセスする各アドレスエリアの外部バスクロック信号にタイミングを合わせて外部バス制御信号を形成するためのバスステートコントローラ（１９）とを設けることで、互いに周波数が異なる複数の外部バスクロック信号の出力を可能にする。 - 特許庁

In a frequency divider circuit unit 26, a frequency-divided clock RSELO is generated by frequency-dividing an internal clock LCLK whose phase is advanced with respect to an external clock, and a delayed frequency-divided clock RSELI is generated by delaying the frequency-divided clock RSELO.例文帳に追加

分周回路部２６において、外部クロックに対し位相の進んだ内部クロックＬＣＬＫを分周して分周クロックＲＳＥＬＯを生成し、分周クロックＲＳＥＬＯを遅延させて遅延分周クロックＲＳＥＬＩを生成する。 - 特許庁

To allow a device itself to apply changeover control to a proper clock extract destination automatically based on clock extract destination information registered in advance in the case that a clock error is detected when a clock is extracted from an external clock source.例文帳に追加

外部クロック源からクロックを抽出している際にクロック異常が検出された場合、予め登録しているクロック抽出先情報をもとに、装置自身が自動で適切なクロック抽出先へと切替え制御を行うようにする。 - 特許庁

A switching signal control circuit 18 receives the in-apparatus reference clock and an external clock switching signal, applies rewrite control to a frequency division count of the clock frequency divider circuit 12 or 13 corresponding to a change in the external clock switching signal into a frequency division count of the clock frequency divider circuit 17 and controls the switching circuit.例文帳に追加

切替信号制御回路１８は装置内基準クロックと外部クロック切替信号を入力し、外部クロック切替信号の変化に対応しクロック分周回路１２または１３の分周カウンタ値をクロック分周回路１７の分周カウンタ値に書替制御した後切替回路を制御する。 - 特許庁