「External clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A clock selection unit 17 selects as a reference clock one of a first clock based upon a special packet, a second clock based upon a clock of the synchronous communication network, and an external supply clock.例文帳に追加

クロック選択部１７により、特殊パケットに基づく第１のクロック、同期通信網におけるクロックに基づく第２のクロック又は外部供給クロックのうちからいずれかのクロックを基準クロックとして選択する。 - 特許庁

In a method for transmitting data, a data transmitter and a data receiver are provided with external clock receiving parts for respectively receiving a clock signal from the outside and sampling clock generating parts for generating a sampling clock for a predetermined frequency on the basis of the clock signal received by the external clock receiving part, wherein the accuracy of external clocks received by the respective external clock receiving parts coincide with each other.例文帳に追加

データ伝送方法は、データ送信装置およびデータ受信装置が、それぞれ外部からのクロック信号を受信する外部クロック受信部と、外部クロック受信部で受信したクロック信号に基づいて所定周波数のサンプリングクロックを生成するサンプリングクロック生成部とを備え、それぞれの外部クロック受信部が受信する外部クロックの精度が一致していることを特徴とする。 - 特許庁

To simulate a regeneration clock from a fetched external clock with small amount of calculation with a simple algorithm.例文帳に追加

簡単なアルゴリズムで、計算量が少なく、取り込んだ外部クロックから再生クロックをシミュレーションする。 - 特許庁

A same polarity clock and a reversed polarity clock which polarity is in noninverted and inverted relation to an external clock, respectively, are generated.例文帳に追加

外部クロックに対して極性がそれぞれ非反転及び反転の関係にある同極性クロック及び逆極性クロックを生成する。 - 特許庁

External clock period data 106 showing the period of the external clock signal 105 is supplied from a high-order external device 6 through a data bus 7 and an external connecting circuit 5 to an arithmetic processing part 4.例文帳に追加

外部クロック信号１０５の周期を表す外部クロック周期データ１０６が、上位外部機器６からデータバス７及び外部接続回路５経由で演算処理部４へ供給される。 - 特許庁

To provide a clock-regenerating circuit generating an internal clock signal which is stably synchronized in phase with an external clock or reference clock signal, even if operation environment changes.例文帳に追加

動作環境変動時においても安定に外部クロック信号または参照クロック信号に位相同期した内部クロック信号を生成するクロック再生回路を提供する。 - 特許庁

The 2nd internal clock generating circuit 16 detects the phase difference between the 1st and 2nd external clock signals CLK and /CLK and a variable delay circuit 30 adds a delay quantity corresponding to the phase difference to the 1st internal clock signal CLK1 to generate the 2nd internal clock signal /CLK1.例文帳に追加

本発明のクロック発生回路は、相補な第１及び第２の外部クロック信号と同期する第１及び第２の内部クロック信号を生成する。 - 特許庁

To provide a clock synchronization circuit that accurately synchronizes an external clock signal with an internal clock signal and adjusts the duty cycle of the internal clock signal up to 50%.例文帳に追加

外部クロック信号と内部クロック信号とを正確に同期させ、内部クロック信号のデューティーサイクルを５０％にすることができるクロック同期回路を提供すること。 - 特許庁

The control section stops to output the PWM drive signal based on the external clock, when the frequency of the external clock is out of the preset range.例文帳に追加

制御部は、外部クロックの周波数が設定範囲外の場合、外部クロックに基づくＰＷＭ駆動信号の出力を停止させる。 - 特許庁

To provide reading data corresponding to one external address on a one-to-one basis even when a high-speed internal clock obtained by multiplying a low-speed external clock.例文帳に追加

低速な外部クロックを逓倍した高速な内部クロックを用いても、１つの外部アドレスに対し一対一に対応した読み出しデータを得る。 - 特許庁

To exactly measure the duty of clock signals without using external signals.例文帳に追加

外部信号を用いずにクロック信号のデューティを正確に測定する。 - 特許庁

An internal clock frequency is set to 1/2 of an external clock frequency, and internal bus width is the double of external bus width.例文帳に追加

外部クロック周波数に対し内部クロック周波数を１／２に設定すると共に外部バス幅に対し内部バス幅を２倍に構成する。 - 特許庁

COMPUTER SYSTEM PROVIDED WITH TIME CHANGING FUNCTION FOR EXTERNAL CLOCK, AND RECORD MEDIUM例文帳に追加

外部時計の時刻変更機能付き計算機システム及び記録媒体 - 特許庁

The clock duty cycle correction device 331 receives an external clock CLK and generates duty cycle control signals dcc, dccb whose duty cycle error is proportional to that of the external CLK but has a different ratio from that of the external CLK and generates an internal clock signal PCLK resulting from correcting the duty cycle of the external CLK.例文帳に追加

外部ＣＬＫが入力され、そのデューティサイクルエラーに各々比例するが、比率の異なるデューティサイクル制御信号ｄｃｃ，ｄｃｃｂと外部クロック信号のデューティサイクルが補正された内部クロック信号ＰＣＬＫとを発生する。 - 特許庁

To output data without causing any phase deviation in an external clock at the time of generating an internal clock synchronously with the external clock and controlling the data output operation at an off-chip driver circuit by using the internal clock.例文帳に追加

外部クロックに同期して内部クロックを発生させ、この内部クロックを用いてオフチップドライバ回路におけるデータ出力動作を制御する際に、外部クロックに対して位相ずれを起こさずにデータを出力させる。 - 特許庁

When the wireless base station 100 detects a failure in an external clock, the base station urges a connection user to perform handover to another base station and switches the external clock to an internal clock.例文帳に追加

無線基地局１００で外部クロックの異常を検知した場合に、接続ユーザに対して他基地局へのハンドオーバを促した上で、外部クロックから内部クロックへの切替を行う。 - 特許庁

A D flip-flop 5 controls the clock selecting circuit 4 so that selection of the external clock CLK1 is maintained, when it determined that the external clock CLK1 is inputted within the prescribed time.例文帳に追加

Ｄフリップフロップ５は、所定時間内に外部クロックＣＬＫ１の入力入力があると判定すると、外部クロックＣＬＫ１の選択を維持するようにクロック選択回路４を制御する。 - 特許庁

A delay circuit 120 generates ZCLK-PDD0 and ZCLK-PDD1 in which the ZCLK-PD0 and ZCLK-PD1 are delayed by Tc (feedback quantity of CLK-P relative to external clock+delay quantity of internal clock relative to external clock).例文帳に追加

遅延回路１２０は、ＺＣＬＫ＿ＰＤ０，ＺＬＣＫ＿ＰＤ１を、それぞれＴｃ（＝外部クロックに対するＣＬＫ＿Ｐの戻し量＋外部クロックに対する内部クロックの遅延量）だけ遅延させたＺＣＬＫ＿ＰＤＤ０，ＺＣＬＫ＿ＰＤＤ１を生成する。 - 特許庁

A clock generation part generates the internal clock synchronized with the phase of the external clock on the basis of the phase difference signal suppressed by a suppression part.例文帳に追加

クロック生成部は、抑制部によって抑制された位相差信号に基づいて、外部クロックの位相と同期した内部クロックを生成する。 - 特許庁

To provide an image processing unit that prevents mis-reception of video data due to skew between a transmission clock of external video data and an internal pixel modulation clock.例文帳に追加

外部ビデオデータ送信クロックと内部画素変調クロックとのスキューによるビデオデータの誤受信を防ぐ。 - 特許庁

The operation timing forming section forms a plurality of operation timings based on the internal clock synchronized with the external clock.例文帳に追加

動作タイミング生成部は、外部クロックに同期する内部クロックに基づいて複数の動作タイミングを生成する。 - 特許庁

The delay lock loop in a DDR DRAM is locked by the external clock signals and generates internal interleaved clock signals.例文帳に追加

ＤＤＲ ＤＲＡＭ内の遅延ロックループは、外部クロック信号にロックされ、内部インタリーブクロック信号を発生させる。 - 特許庁

(b) By removing the external capacitor (COSC) 31 from an input terminal 32 and applying an external clock (CK) 36 to the input of the hysteresis inverter (INV1) 33, the signal (VOSC) 35 synchronous with the external clock (CK) 36 is obtained.例文帳に追加

(ｂ)上記の外付けコンデンサ(COSC)31を入力端子32から外し、上記のヒステリシスインバータ(INV1)33の入力に外部クロック(CK)36を印加することで外部クロック(CK)36に同期した信号(VOSC)35を得る。 - 特許庁

ALLOY AND ITS PRODUCTION METHOD, AND CLOCK EXTERNAL PARTS AND METHOD FOR PRODUCING THE PARTS例文帳に追加

合金とその製造方法及び時計外装部品とその製造方法 - 特許庁

To provide a synchronization-type semiconductor memory device with an external clock signal.例文帳に追加

外部クロック信号を有する同期型半導体メモリ装置を提供する。 - 特許庁

To provide a semiconductor memory which can perform a prescribed operation with appropriate timing synchronizing with an external clock even if the frequency of the external clock is varied.例文帳に追加

外部クロックの周波数が変化しても、外部クロックに同期した適切なタイミングで所定動作を実行可能な半導体記憶装置を提供する。 - 特許庁

FERRITIC STAINLESS STEEL AND EXTERNAL PARTS FOR CLOCK MADE OF FERRITIC STAINLESS STEEL例文帳に追加

フェライト系ステンレス鋼およびフェライト系ステンレス鋼製の時計用外部部品 - 特許庁

The read/write operation is performed at timing determined by an external clock signal only in an active state where the external clock signal is inputted.例文帳に追加

リード／ライト動作は、外部クロック信号が入力されるアクティブ状態時にのみ、該外部クロック信号により規定されるタイミングで行うように構成されている。 - 特許庁

To provide an inertia device that maintains high accuracy in spite of variation in the period of an external clock signal, and outputs inertia data in synchronization with the external clock signal.例文帳に追加

外部クロック信号の周期に変動があっても高精度であり、しかも外部クロック信号に同期した慣性データを出力できる慣性装置の提供。 - 特許庁

A frequency divider 17 and a 1/2 frequency divider 18 generate a clock for an external LCD driver from a specific clock so that the frame clock of the external LCD driver is the same as the frame clock of an internal LCD driver, and a CPU generates a synchronizing signal for synchronizing the frame clock of the external LCD driver and the frame clock of the internal LCD driver with each other.例文帳に追加

分周器１７および１／２分周器１８により、外部ＬＣＤドライバのフレームクロックを内蔵のＬＣＤドライバのフレームクロックと同一になるように外部ＬＣＤドライバのクロックを所定のクロックから生成し、ＣＰＵにより、外部ＬＣＤドライバのフレームクロックと内蔵のＬＣＤドライバのフレームクロックとを同期させる同期信号を生成する。 - 特許庁

The phase detector is used for detecting a phase difference between the external clock signal and an internal clock signal output from the delay line by comparing the phase of the internal clock signal output from the delay line with a phase of the external clock signal.例文帳に追加

位相検出器は、前記外部クロック信号の位相と前記遅延ラインから出力される内部クロック信号の位相とを比較し、外部クロック信号と遅延ラインから出力される内部クロック信号間の位相差を検出する。 - 特許庁

The delay synchronous circuit is provided with a phase detector that detects a phase difference between an external clock and an internal clock, a delay device control section that generates a control signal in response to an output of the phase detector, and a variable delay device that delays the external clock in response to the control signal to generate the internal clock synchronously with the external clock.例文帳に追加

外部クロックと内部クロックとの位相差を検出する位相検出器と、位相検出器の出力に応答して制御信号を発生する遅延器制御部と、制御信号に応答して外部クロックを遅延させて外部クロックに同期した内部クロックを発生する可変遅延器とを具備する。 - 特許庁

This memory module comprises a clock generator configured to generate first and second internal clock signals in relation to an external clock signal, and a register configured to receive the first and second internal clock signals.例文帳に追加

メモリモジュールは、外部クロック信号を関連して、第１及び第２内部クロック信号を発生するクロック発生器と第１及び第２内部クロックを受信するレジスタを備える。 - 特許庁

Since the definite multiplication clock generator 31 is disposed, an external clock is utilized as the reference clock by making it high speed even when the speed is low (low frequency).例文帳に追加

定倍クロック発生器３１が設けられるので、外部クロックが低速（低周波数）でも、高速化して基準クロックとして利用することができる。 - 特許庁

When it is discriminated that a command signal is valid, a first clock generating circuit generates a first internal clock signal synchronizing with an external clock signal.例文帳に追加

第１クロック発生回路は、コマンド信号が有効であることを識別したときに、外部クロック信号に同期して第１内部クロック信号を発生する。 - 特許庁

The circuit generates an internal clock signal from an internal clock generation part to reflect the change of the external clock only when predetermined conditions are satisfied.例文帳に追加

テストモード進入回路は、内部クロック発生部から所定条件が満たされる場合にのみ外部クロックの変化を反映する内部クロック信号を発生させる。 - 特許庁

To obtain a clock synchronizer not only synchronizing the frequencies of an auto-reference clock signal and an external clock signal but also nullifying the phase difference without adjusting the phase.例文帳に追加

自己基準クロック信号を外部クロック信号に対し、周波数同期させるだけでなく、位相調整なしで位相差をゼロにするクロック同期装置を得る。 - 特許庁

To adjust the timing of latching an external strobe signal and external data synchronized with the signal, with a system clock.例文帳に追加

外部ストローブ信号及びこの信号に同期した外部データをシステムクロックでラッチするタイミングを調整する。 - 特許庁

To regulate a phase of an external clock supplied from an outside an generate an internal clock delayed by a prescribed phase with respect to the external clock.例文帳に追加

外部から供給される外部クロックの位相を調節して外部クロックに対して所定位相だけ遅延した内部クロックを生成する内部クロック発生方法及び内部クロック発生回路を提供する。 - 特許庁

An external clock signal CLKIN is inputted to the first node ND(0).例文帳に追加

第１のノードＮＤ（０）には外部クロック信号ＣＬＫＩＮが入力される。 - 特許庁

To eliminate malfunction due to racing originating from a clock skew by an external operation.例文帳に追加

クロックスキューに起因するレーシングによる誤動作を外部操作により解消する。 - 特許庁

To prevent the malfunction at the time clock skews are generated in external input signals.例文帳に追加

外部入力信号にクロックスキューが発生した際の誤動作を防止する。 - 特許庁

To reduce clock noises and to reduce influences to be exerted upon external electronic equipment.例文帳に追加

クロックノイズを低減させ、外部の電子機器に与える影響を低減させる。 - 特許庁

The device uses internal interleaved clock signals synchronizing with the external clocks.例文帳に追加

本発明の装置は、外部クロックと同期した内部インタリーブクロック信号を用いる。 - 特許庁

A delay circuit 132 outputs an internal clock signal DCLK by delaying an external clock signal CLKT.例文帳に追加

遅延回路１３２は、外部クロック信号ＣＬＫＴを遅延させることにより内部クロック信号ＤＣＬＫを出力する。 - 特許庁