「External clock」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a clock synchronization circuit of a switching power supply that enables the output of a signal synchronous with an internal clock or an external clock while suppressing the complication of the circuit and an increase in the number of terminals.例文帳に追加

スイッチング電源において、回路の複雑化、端子の増加を抑制して、内部クロックまたは外部クロックに同期した信号を出力させることができるクロック同期回路を提供する。 - 特許庁

A first delay synchronizing circuit generates a first clock signal by delaying the external clock signal just for first prescribed time in response to the output signal of the duty cycle corrector and a feedback clock signal.例文帳に追加

第１遅延同期回路はデューティサイクル補正器の出力信号及びフィードバッククロック信号に応答して外部クロック信号を第１所定時間だけ遅延させて第１クロック信号を発生する。 - 特許庁

To provide a terminal for inputting an external clock while suppressing an increase in the number of terminals of a semiconductor device.例文帳に追加

半導体装置の端子数の増加を抑えて外部クロックを入力するための端子を設ける。 - 特許庁

To properly remove a noise of a control signal, such as an external clock signal CL, a chip select signal CE, or the like.例文帳に追加

外部クロック信号ＣＬ、チップセレクト信号ＣＥ等の制御信号のノイズを適切に除去する。 - 特許庁

To drive an LCD cooperatively by various external LCD drivers which differ in clock frequency.例文帳に追加

クロック周波数の異なる種々の外部ＬＣＤドライバを接続して連携してＬＣＤを駆動する。 - 特許庁

During a predetermined period of power on time, counter of the Ext_CLK_Det_Cir counts the number of pulses of the external clock at the input terminal In.例文帳に追加

パワーオン時の所定期間に、Ｅｘｔ＿ＣＬＫ＿Ｄｅｔ＿Ｃｉｒのカウンタは入力端子Ｉｎの外部クロックのパルス数をカウントする。 - 特許庁

A timing estimating circuit 32 estimates the operation timing of a designated external circuit from the clock component.例文帳に追加

タイミング推定回路３２は、上記のクロック成分から、所定の外部回路の動作タイミングを推定する。 - 特許庁

An input circuit IB inputs a clock signal via an external input terminal TIA from the outside.例文帳に追加

入力回路ＩＢは、外部入力端子ＴＩＡを介して外部からクロック信号を入力する。 - 特許庁

A CPU.I/F means 17 receives a cryptographic processing clock of a frequency F3 from an external processor.例文帳に追加

ＣＰＵ・Ｉ／Ｆ手段１７は、外部プロセッサから、周波数Ｆ３である暗号化処理クロックを入力する。 - 特許庁

A column address buffer circuit 300 takes in a column address from the outside synchronizing with the external clock signal.例文帳に追加

列アドレスバッファ回路３００は、前記外部クロック信号に同期して外部から列アドレス信号を取り込む。 - 特許庁

When receiving an external reference clock CLI from a host station, a phase comparator 11 receives it to generate a reference clock CLS, and when the external reference clock CLI is lost, a clock monitor circuit 15 detects it to switch a changeover device 16, and an output of a frequency divider 17 is given to the phase comparator 11.例文帳に追加

上位局からの外部基準クロックＣＬＩが有るときには位相比較器１１へこれを入力して基準クロックＣＬＳを発生し、外部基準クロックＣＬＩがなくなるとクロック監視回路１５がこれを検出して切替器１６を切り替え、分周器１７の出力を位相比較器１１へ入力する。 - 特許庁

The control signal generator inputs a pumping signal outputted from the charge pump, generates an inactive variable control signal if a frequency of an external clock signal is higher than that of an internal clock signal, and generates an active variable control signal if the frequency of the external clock signal is lower than that of the internal clock signal.例文帳に追加

制御信号発生部は、チャージポンプから出力されるポンピング信号を入力し、外部クロック信号の周波数が内部クロック信号の周波数より高い時、インアクティブ可変制御信号を発生させ、外部クロック信号の周波数が内部クロック信号の周波数より低い時、アクティブ可変制御信号を発生させる。 - 特許庁

In parallel to this, the LSI 10 generates a source clock by making a definer signal (a signal having 1/m frequency of an external clock and 1:m-1 duty ratio) synchronize with the system clock on the sending side and sends it to the LSI 20 through a source clock line 40.例文帳に追加

また、これと並行して、送り側LSI10 は、デファイナ信号（外部クロックの１／ｍの周波数を有しデューティ比が１：ｍ−１の信号）を送り側システムクロックに同期させたソースクロックを生成し、ソースクロック線40を介して受け側ＬＳＩ20へ送る。 - 特許庁

On the basis of clock switching signals S_CLKS2 and delay selection signals S_DS2 outputted from the clock duty specifying part 12, the duty ratio of the clock signals CLKA before the correction is automatically corrected without using the external signals in the clock generation part 13.例文帳に追加

クロックデューティ特定部１２から出力されるクロック切り替え信号Ｓ_ＣＬＫＳ２と遅延選択信号Ｓ_ＤＳ２をもとにして、クロック生成部１３で補正前クロック信号ＣＬＫＡのデューティ比の自動補正が外部信号を用いずに行われる。 - 特許庁

This clock generating circuit (digital PLL circuit) is provided with a clock comparator 2 that compares an external clock with a comparison clock corresponding to an internal clock, a delay element stage 6 that includes a plurality of delay elements delaying a signal corresponding to the internal clock, and a delay stage control circuit 4 that controls the delay elements in the delay element stage 6 in response to an output of the clock comparator 2.例文帳に追加

本発明によるクロック生成回路（ディジタルＰＬＬ回路）は、外部クロックと内部クロックに対応する比較クロックとを比較するクロック比較器２と、内部クロックに対応する信号を遅延する複数の遅延素子を含む遅延素子段６と、クロック比較器２の出力に応じて遅延素子段６における遅延素子を制御する遅延段制御回路４とを備える。 - 特許庁

An electronic device 90 on the receiving side includes a PLL circuit 78 which generates an internal clock signal ICLK synchronized with a frequency of the external clock signal BLCK serially transmitted from the external control device 91, and a control data extracting circuit 93 which extracts the control data CTLD superimposed on the external clock signal ECLK from the internal clock signal ICLK.例文帳に追加

受信側の電子装置９０は、外部制御装置９１からシリアル伝送される外部クロック信号ＢＬＣＫの周波数と同期した内部クロック信号ＩＣＬＫを生成するＰＬＬ回路７８と、内部クロック信号ＩＣＬＫに基づき、外部クロック信号ＥＣＬＫに重畳された制御データＣＴＬＤを抽出する制御データ抽出回路９３とを備える。 - 特許庁

A CPU interface circuit 31 is connected between the CPU 32 and external devices 3a and 3b and operated in synchronism with the external clock.例文帳に追加

外部装置３ａがアクセス要求されたときは、外部装置３ａの既知のウエイト数が設定されているウエイト設定レジスタをセレクタ３４が選択する。 - 特許庁

The external system monitors the signal HREF and supplies an external clock EXCLK to an image pickup device 2 according to its convenience in the period of the H level.例文帳に追加

外部システムはＨＲＥＦを監視し、Ｈレベルの期間に、自身の都合に応じて外部クロックＥＸＣＬＫを撮像装置２に供給する。 - 特許庁

A signal oscillated from a crystal oscillator or an external clock signal is inputted from a terminal xtal or extal and a mode terminal mod8 selects either one of the signal from the crystal oscillator and the external clock signal and inputs the selected signal to an oscillation circuit OSC.例文帳に追加

水晶発振子による信号または外部のクロック信号をxtal、extal端子から入力し、モード端子mod8で水晶発振子の信号と外部クロック信号とから一方を選択して発振回路OSC内に入力する。 - 特許庁

When not entering an internal operation mode, an external clock generation circuit 40 receives an "H" level mode instruction signal RDY, and generates an external clock signal T1 synchronized with a write command buffer signal TXLWE.例文帳に追加

外部クロック発生回路４０は、内部動作モードにエントリしていないときには、「Ｈ」レベルのモード指示信号ＲＤＹを受けて、ライトコマンドバッファ信号ＴＸＬＷＥに同期した外部クロック信号Ｔ１を発生する。 - 特許庁

In a clock synchronization circuit, (a) an oscillator generating an internal clock includes a hysteresis inverter (INV1) 33, a resistor (R1) 34, and an external capacitor (COSC) 31 and the oscillation frequency of an output signal (VOSC) 35 from the oscillator is arbitrarily adjusted by using a value of the external capacitor (COSC) 31.例文帳に追加

(ａ)ヒステリシスインバータ(INV1)33、抵抗(R1)34および外付けコンデンサ(COSC)31で内部クロックを生成する発振器を構成し、その出力信号(VOSC)35の発振周波数は外付けコンデンサ(COSC)31の値で任意に調整する。 - 特許庁

This data processor 100 is connected to an external device via a system bus, and has an MPU core part 101 for operating according to an internal clock formed according to an external clock, an operand access part 102, a command fetch part 104, and an external bus interface part 106.例文帳に追加

データ処理装置１００はシステムバスを介して外部装置に接続され、外部クロックに応じて生成された内部クロックに応じて動作するＭＰＵコア部１０１、オペランドアクセス部１０２、命令フェッチ部１０４、及び外部バスインターフェース部１０６を備えている。 - 特許庁

The initial stage circuit receives an external CLK and generates an internal clock ICLK, the timing control circuit selects one side of delay signals in which an internal clock ICLK' and an internal clock are delayed as an internal clock ICLK and outputs it, and the internal clock FICLK is generated by selecting one side of a signal generated by the synchronizing circuit and the internal clock ICLK' and outputting it.例文帳に追加

初段回路は外部CLKを受け取り内部クロックICLK'を生成し、タイミング制御回路は内部クロックICKLとして内部クロックICLK'及び内部クロックを遅延した遅延信号の一方を選択出力し、内部クロックFICLKは、同期回路により生成された信号及び内部クロックICLK'の一方を選択出力することにより生成される。 - 特許庁

Main clock signals CLK_A, CLK_B from the external units of the semiconductor chip 2 are supplied to a main clock route buffer 4 at the center of the semiconductor chip 2, and the main clock signal selected finally through a plurality of first and second clock buffers 6, 7 constituting a clock tree is distributed to either one of local regions 3 employing the clock tree structure.例文帳に追加

半導体チップ２の外部からのメインクロック信号ＣＬＫ＿Ａ、ＣＬＫ＿Ｂは、半導体チップ２の中央のメインクロックルートバッファ４に供給されて、クロックツリーを構成する第１及び第２の複数のクロックバッファ６、７を通じて、最終的に選択されたメインクロック信号が、クロックツリー構造を用いて何れかのローカル領域３に分配される。 - 特許庁

The microcomputer unit 2 controls reception means 5 receiving the clock signal output by the external clock unit 3, sets an operation mode to a normal operation mode in which the clock signal is supplied to each means or to a low power consumption operation mode in which the supply of the clock signal to each means is stopped, and outputs an operation mode signal according to the operation mode to the external clock unit 3.例文帳に追加

マイコン部２は、外部クロック部３が出力するクロック信号を受信する受信手段５を制御し、各手段にクロック信号を供給する通常動作モードか各手段へのクロック信号の供給を停止する低消費電力動作モードかの動作モードを設定し、その動作モードに応じた動作モード信号を外部クロック部３に出力する。 - 特許庁

An IC card selects such an external interface circuit out of external interface circuits which connect the IC card to card reader/writers that the pulse number of the clock signal supplied from the circuit most quickly reaches a prescribed number among the clock signals supplied from the external interface circuits and establishes the data communication with a card reader/ writer 200 through the selected external interface circuit.例文帳に追加

カードリード／ライタとの接続を行う複数の外部インターフェース回路各々から供給されたクロック信号の内で最も早くそのパルス数が所定数に達したクロック信号の供給を受けた外部インターフェース回路を選択し、選択した外部インターフェース回路を介してカードリード／ライタとのデータ通信を確立する。 - 特許庁

To an IC card LSI21 there are supplied two clocks of a clock acquired from electromagnetic waves received in an antenna 22 and radiated by an external reader/writer 2 and of a clock in synchronism with an operation clock of the CPU 11.例文帳に追加

ICカード用LSI２１には、アンテナ２２において受信された外部リーダ／ライタ２が輻射する電磁波から取得されたクロックと、CPU１１の動作クロックと同期のとれたクロックの２つのクロックが供給されている。 - 特許庁

In the internal refresh control circuit, a refresh basic clock 126 is generated asynchronously to an external clock in a refresh basic clock generation circuit 121 and refresh request signals 127 are activated finally in response to it.例文帳に追加

内部リフレッシュ制御回路において、リフレッシュ基本クロック生成回路１２１で外部クロックとは非同期でリフレッシュ基本クロック１２６が生成され、これに応じて、最終的にリフレッシュ要求信号１２７が活性化される。 - 特許庁

By performing the output latch operation of the latch circuit receiving a clock signal from the outside, it becomes possible to reduce the influence of internal clock delay in the output operation synchronized with the external clock signal.例文帳に追加

前記ラッチ回路が外部からのクロック信号を受けて出力ラッチ動作を行なうことにより、外部クロック信号に同期する出力動作において内部クロック遅延の影響を小さくすることが可能になる。 - 特許庁

An unlock detecting circuit in a SDRAM(synchronous dynamic RAM)1000 detects whether synchronism of an internal clock signal int.CLK and an external clock signal ext.CLK generated based on an external clock signal ext.CLK inside of the SDRAM 1000 is in a lock state or not.例文帳に追加

ＳＤＲＡＭ１０００中のアンロック検出回路３０００は、ＳＤＲＡＭ１０００内部で、外部クロック信号ｅｘｔ．ＣＬＫに基づいて生成される内部クロック信号ｉｎｔ．ＣＬＫと外部クロック信号ｅｘｔ．ＣＬＫの同期がロック状態にあるか否かの検出を行なう。 - 特許庁

Furthermore, this includes a means which selects a clock from the clock generator or a clock received from outside, a means which intercepts the outward transmission of the selected clock, and a means which takes the logical sum between an external emergency stop signal and an internal emergency stop signal.例文帳に追加

さらには、クロック生成器からのクロックまたは外部から受信したクロックを選択する手段と、該選択されたクロックを外部に送信することを遮断する手段と、外部非常停止信号と内部非常停止信号の論理和をとる手段を備える。 - 特許庁

Meanwhile, in the clock generating part 36 of the IC card 3, a PLL circuit 41 multiplies an external clock signal CLK, and a selector 44 and a clock generator 45 supply an internal clock signal ϕ of a multiplication factor corresponding to the value of the register 43 to the CPU 31.例文帳に追加

一方、ＩＣカード３のクロック生成部３６において、ＰＬＬ回路４１は、外部クロック信号ＣＬＫを逓倍し、セレクタ４３およびクロックジェネレータ４５は、システム構成レジスタ４３の値に応じた逓倍率の内部クロック信号φをＣＰＵ３１へ供給する。 - 特許庁

To provide a clock generating circuit for realizing phase matching between an internal clock and an external clock received externally and phase matching between the internal clock and a frame signal received externally within a range of permissible performance deterioration with a reduced circuit scale.例文帳に追加

外部から入力された外部クロックと内部クロックとの位相合わせ、及び外部から入力されたフレーム信号と内部クロックとの位相合わせを、許容できる性能の劣化の範囲内で、回路規模を縮小化して実現するクロック生成回路を提供する。 - 特許庁

To set the frequency of a data transfer clock of an external device regardless of the operation frequency of a processor.例文帳に追加

外部装置のデータ転送クロックの周波数を、プロセッサの動作周波数に関係なく設定可能にする。 - 特許庁

Accordingly, it is not required for the external oscillator 3 to perform oscillation operation to obtain the reference clock signal all the time.例文帳に追加

したがって、外部発振子３を発振動作させて基準クロック信号を常時得る必要がなくなる。 - 特許庁

An asynchronous read detecting section receives an external clock signal and detects odd-number-ths and even-number-ths read events.例文帳に追加

非同期読み出し検出部は、外部クロック信号を受け奇数、偶数回目の読み出しイベントを検出する。 - 特許庁

To reduce an interfering EMI noise electromagnetic wave derived from a system clock signal in an external radio wave receiving system.例文帳に追加

外来電波の受信システムにおいて、システム・クロック信号に由来する妨害ＥＭＩノイズ電磁波を削減する。 - 特許庁

When the CSLCK is 'H', AUTPE becomes 'H', and AUTPE with not depend on the leading edge of an external clock VCLK.例文帳に追加

ＡＵＴＰＥは、ＣＳＬＣＫが“Ｈ”のときに“Ｈ”となり、外部クロックＶＣＬＫの立ち上がりエッジに依存しない。 - 特許庁

The counter 11 performs up counting or down counting with a predetermined clock in response to an external count start signal.例文帳に追加

カウンタ１１は、外部からのカウント開始信号に応じて、所定のクロックでカウント値をカウントアップまたはカウントダウンする。 - 特許庁

By utilizing clock frequency of an internal processor of software protecting instruments, an approximate value near external time is accumulated.例文帳に追加

ソフトウェア保護装置の内部プロセッサーのクロック周波数を利用して、外部時間に近い近似値を累計する。 - 特許庁

The PLL output OUTP is finally fed back through an external circuit as a feedback clock RCLK.例文帳に追加

このＰＬＬ出力ＯＵＴＰが外部回路を介して最終的に帰還クロックＲＣＬＫとして帰還する。 - 特許庁

In one embodiment, a multi gigabit transfer (MGT) port of a field programmable gate array is locked on an external clock.例文帳に追加

一実施形態では、フィールドプログラマブル・ゲート・アレイのマルチギガビット・トランスファー（ＭＧＴ）ポートが、外部クロックにロックされる。 - 特許庁

The digital microphone module captures an external audio source according to a spread-spectrum clock and generates a digital audio source signal.例文帳に追加

デジタルマイクモジュールは、スペクトラム拡散クロックに基づき外部音源を捉えて、デジタル音源信号を発生する。 - 特許庁

A data input buffer 1072a and a data output buffer 1072b operate synchronizing with an external clock signal.例文帳に追加

データ入力バッファ１０７２ａおよびデータ出力バッファ１０７２ｂは外部クロック信号に同期して動作する。 - 特許庁

The input/output operation of the frame memories is synchronized with an external clock, is operated at a different frequency between the input and output.例文帳に追加

フレームメモリの入出力動作は外部クロックに同期化し、入出力間は異なる周波数で動作する。 - 特許庁