「External clock」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Then, a delay time (hereinafter called required delay time) corresponding to t7 to t1 is given to the main signal to apply phase synchronization to the external clock.例文帳に追加

よって、ｔ７−ｔ１に相当する遅延時間（以下、所要遅延時間という）を主信号に与え、外部クロックと位相同期させる。 - 特許庁

A connector 10 for external connection is connected with single- wire lines, i.e., from a clock line 18 to a switching signal line 21, from an MPU 1.例文帳に追加

外部との接続のためのコネクタ１０には、ＭＰＵ１からそれぞれ単線のクロック線１８〜切替え信号線２１が接続される。 - 特許庁

The frequency discrimination circuit decides whether the frequency of the external clock input from outside is within a preset range.例文帳に追加

周波数判別回路は、外部から入力される外部クロックの周波数が、予め定められた設定範囲か否かを判定する。 - 特許庁

To identify external equipment being the object of the transmission/reception of data without increasing signal lines other than clock signal lines or data signal lines.例文帳に追加

クロック信号線及びデータ信号線以外に信号線を増やすことなく、データの送受信の対象となる外部装置を識別する。 - 特許庁

An internal circuit transits to the power-down state based on the external signal and the power-down information and also operates based on a clock signal.例文帳に追加

内部回路は、外部信号とパワーダウン情報とに基づいてパワーダウン状態に遷移するとともに、クロック信号に基づいて動作する。 - 特許庁

To provide an external storage controller for saving power consumption by stopping an internal clock at the time of a standby mode.例文帳に追加

待機モード時に内部クロックを停止し消費電力を節減する外部記憶制御装置およびそれに用いるプログラムを提供する。 - 特許庁

The output terminal 52-1 is arranged at the vicinity of the external clock terminal 55-1 and output a data signal DQ1 indicating data to the outside.例文帳に追加

出力端子５２−１は、外部クロック端子５５−１の近傍に配設され、データを示すデータ信号ＤＱ１を外部へ出力する。 - 特許庁

Each of the plurality of microcomputers has a simple hardware configuration having an external clock and the common memory being common for the plurality of microcomputers.例文帳に追加

複数のマイコンのそれぞれは、複数のマイコンに共通の外部クロック、共有メモリを有する単純なハードウェア構成を取っている。 - 特許庁

An FF circuit 19 and an inverter 10 make the data taking-in sections 22 and 23 alternately take in external data in response to a first clock signal.例文帳に追加

ＦＦ回路１９及びインバータ１０は、第１のクロック信号に応じてデータ取り込み部２２，２３に交互に外部データを取り込ませる。 - 特許庁

A communication control circuit 5 is operated by receiving the supply of the system clock SCK and performs communication with an external device through a bus communication line 2.例文帳に追加

通信制御回路５は、システムクロックＳＣＫの供給を受けて動作し、バス通信線２を通じて外部機器との通信を行う。 - 特許庁

The plurality of microcomputers operate in synchronization by an external clock generation means provided in common to perform input processing and computation processing.例文帳に追加

複数のマイコンは、共通に設けられた外部クロック発生手段により同期が取られ、入力処理及び演算処理を実行する。 - 特許庁

To provide a delay synchronous circuit that is stably synchronized with an external clock where a load of a variable delay device is released at a high frequency oscillation.例文帳に追加

高周波動作時に可変遅延器の負荷を減少させ、外部クロックに安定的に同期する遅延同期回路を提供する。 - 特許庁

To provide an interface circuit for transferring data to/from an external device and which operates in synchronism with clock signals.例文帳に追加

外部装置との間でデータを受け渡すためのインタフェース回路であって、クロック信号に同期して動作するインタフェース回路を提供する。 - 特許庁

To provide a calibration circuit which is capable of carrying out sufficient calibration operation even in the case where the frequency of an external clock is high.例文帳に追加

外部クロックの周波数が高い場合であっても、十分なキャリブレーション動作を実行可能なキャリブレーション回路を提供する。 - 特許庁

To provide a gear regulating configuration avoiding shift of the second pointer, even if electronic timepieces are affected by external impact during clock time adjustment.例文帳に追加

時刻修正中に電子時計に外部衝撃が加わっても、秒針がずれないような歯車規正構造を提供すること。 - 特許庁

The external interface 8 outputs the pattern data outputted from the direct memory access controller 7 to the outside as a four-phase clock signal.例文帳に追加

外部インターフェース８は、ダイレクトメモリアクセスコントローラ７から出力されるパターンデータを４相クロック信号として外部に出力する。 - 特許庁

The present invention comprises: a counter unit which receives an external clock and a delay locked loop clock and starts counting the number of toggles of each of the clocks from a set value; and a comparison control unit which compares the external clock count value with the delay locked loop count value in response to an on-die termination instruction signal and controls the operation of on-die termination in accordance with the values.例文帳に追加

外部クロック及び遅延固定ループクロックを受信して、それぞれのクロックがトグルされる数を設定された値からカウントするカウンタ部と、オンダイターミネーション命令信号に応答し、前記外部クロックカウント値と前記遅延固定ループカウント値とを比較し、その値に応じてオンダイターミネーションの動作を制御する比較制御部とを備える。 - 特許庁

The register stores an external control/address signal in response to the first external/internal clock signal and transmits an internal control and address signal generated based on the external control/address signal in response to the second internal control/address signal.例文帳に追加

前記レジスタは、第１外部内部クロック信号に応答して、外部制御／アドレス信号を保存して、第２内部制御／アドレス信号に応答して外部制御／アドレス信号に基づいて発生された内部制御及びアドレス信号を伝送する。 - 特許庁

The semiconductor integrated circuit has an external output buffer (53), a latch circuit (90) which latches data to be output from the external output buffer synchronously with an external clock signal (100), and a processing circuit (20) of data to be latched into the latch circuit.例文帳に追加

半導体集積回路は、外部出力バッファ（５３）と、前記外部出力バッファから出力すべきデータを外部クロック信号（１００）に同期してラッチするラッチ回路（９０）と、前記ラッチ回路にラッチすべきデータの処理回路（２０）とを有する。 - 特許庁

To suppress the increase in circuit area as much as possible, to prevent the increase in current consumption as well and to generate internal clock signals which are accurately synchronized with external clock signals at all times, even when the manufacturing process condition, temperature, power supply voltage and environment of an external data bus change.例文帳に追加

回路面積の増大を極力押さえ、消費電流も増大せず、かつ製造プロセス条件や温度、電源電圧、外部データバスの環境が変化した場合でも、常に正確に外部クロック信号に同期した内部クロック信号を生成することを特徴とする。 - 特許庁

Since calibration operation independent of the external clock is performed, the period assigned to the adjustment step of one time or the period required for a series of calibration operations can be fixed even if the frequency of the external clock changes by the operation mode, or the like.例文帳に追加

本発明によれば、外部クロックに依存しないキャリブレーション動作が行われることから、動作モードなどによって外部クロックの周波数が変化する場合であっても、１回の調整ステップに割り当てられる期間や、一連のキャリブレーション動作に要する時間を一定とすることが可能となる。 - 特許庁

If the result is out of the range, it is decided that the failure occurs in the frequency of the external clock signal, a stop signal is output to CLK stop circuits 4 and 9 by the circuit 17 to prevent input of the external clock signal to DP-PLL circuits 5 and 10.例文帳に追加

許容範囲外となった場合には、外部クロック信号の周波数に異常が起きたと判断し、判定回路１７より停止信号をＣＬＫ停止回路４、９に対して出力し、ＤＰ−ＰＬＬ回路５、１０に外部クロック信号を入力することを防止する。 - 特許庁

Since an optimum wait cycle is inserted into the external bus interface in accordance with the frequency change of the modulated clock signal, a useless wait cycle can be prevented from being inserted into the external bus interface.例文帳に追加

変調クロック信号の周波数の変化に応じて、外部バスインタフェースに最適なウエイトサイクルが挿入されるため、外部バスインタフェースに無駄なウエイトサイクルが挿入されることが防止できる。 - 特許庁

To prevent an external RESET signal or external power OFF and an access to a nonvolatile memory from conflicting with each other, when a result of device test in a clock BT (Burn in Test) environment is recorded on the nonvolatile memory.例文帳に追加

クロックＢＴ環境におけるデバイス試験の結果を不揮発性メモリに記録する際に、外部ＲＥＳＥＴ信号または外部電源オフと不揮発メモリへのアクセスとの競合を防ぐ。 - 特許庁

The interface whose timing is matched to the timing of the external device can be configured by performing a switching control at a first external control circuit for reading data by the same transition timing as the transition timing of a synchronous clock to be used in writing, and a second external control circuit for reading data by different transition timing from transition timing of the synchronous clock to be used in writing.例文帳に追加

書き込みに用いる同期クロックの遷移タイミングと同じ遷移タイミングでデータを読み込む第１の外部制御回路と、書き込みに用いる同期クロックの遷移タイミングと異なる遷移タイミングでデータを読み込む第２の外部制御回路と、を切り替え制御することで、外部装置のタイミングに合わせたインターフェースを構成することができる。 - 特許庁

When there is a system bus right request being a use request for the system bus from the external device, when a data processing part sends out a system bus right response for permitting use of the system bus, a clock control part 107 determines whether or not to stop the internal clock according to the existence of an external operand access request and an external command fetch request for using the system bus.例文帳に追加

外部装置からシステムバスの使用要求であるシステムバス権要求があった際、データ処理部がシステムバスの使用を許可するシステムバス権応答を送出すると、クロック制御部１０７では、システムバスを用いる外部オペランドアクセス要求や外部命令フェッチ要求の有無に応じて内部クロックを停止するか否かを決定する。 - 特許庁

The offset code is fed back to a DLL circuit, and thereby the edge of the external clock signal and the middle point of the output data signal are centered.例文帳に追加

オフセットコードは、ＤＬＬ回路にフィードバックされて、これによって外部クロック信号のエッジが出力データ信号の中間点がセンタリングされる。 - 特許庁

Having received an external clock signal, the memory timing control circuit generates a first timing signal necessary for a reading operation of the memory circuit by using a first delay circuit.例文帳に追加

外部クロック信号を受けて、第１遅延回路を用いてメモリ回路の読み出し動作に必要な第１タイミング信号を生成する。 - 特許庁

The read circuit 110 allows an external device (e.g. a memory tester) to supply test clock pulses to an input of the digital counter during the test mode.例文帳に追加

該読み出し回路110は、テストモード中に外部装置（例えばメモリテスタ）がディジタルカウンタの入力にテストクロックパルスを供給することを可能にする。 - 特許庁

To provide a fault detector for an A/D converter for detecting a fault of an A/D converter for synchronizing with an external clock to perform A/D conversion.例文帳に追加

外部クロックに同期してＡＤ変換するＡＤ変換器の故障を検出するＡＤ変換器の故障検出装置を提供する。 - 特許庁

The radio controlled clock comprises a reception means, hands, drive means, a hand position storage means, a time memory means, a drive control means, and an external operation member.例文帳に追加

電波修正時計は、受信手段、指針、駆動手段、針位置記憶手段、時刻記憶手段、駆動制御手段、外部操作部材を備える。 - 特許庁

In addition, the selection circuit 3 outputs an external clock CK1 to each part of the circuit after a register 12 is set by a switching signal from the outside.例文帳に追加

また、選択回路３は、外部からの切替信号によってレジスタ１２がセットされた後は、外部クロックＣＫ１を回路各部へ出力する。 - 特許庁

A pulse signal having the prescribed pulse width is generated by detecting an edge of the prescribed direction of an external clock signal in a control circuit 500.例文帳に追加

制御回路５００では外部クロック信号の所定方向のエッジを検出して所定のパルス幅を有するパルス信号が生成される。 - 特許庁

The on-chip test circuit also can comprise a synchronizing circuit for minimizing the skew between an external clock and data outputted from the test chip.例文帳に追加

オンチップテスト回路はまた、外部クロックとテストチップから出力されるデータとの間のスキューを最小化するための、同期回路をも含み得る。 - 特許庁

The refresh timer generates a refresh pulse responding to the prescribed first and second control signals, the oscillator output signal, and an external clock signal.例文帳に追加

リフレッシュタイマは所定の第１及び第２制御信号、オシレータ出力信号及び外部クロック信号に応答してリフレッシュパルスを発生する。 - 特許庁

To provide a passing time measurement technique which attains a time synchronism with an excellent precision even without using a highly precisely synchronized external clock.例文帳に追加

高精度に同期した外部クロックを使用するまでもなく、優れた精度で時刻同期を実現する、通過時間測定の技術を提供する。 - 特許庁

The self-timed delay element includes: a ring oscillator that generates an internal clock signal; and a signal delay circuit section in which the clock signal generated by the ring oscillator is applied to a counter and an external input signal is delayed by a determined clock cycle.例文帳に追加

本発明に係る自己タイミング遅延素子は、内部クロック信号を発生させるリング発振器（ring oscillator）、および前記リング発振器によって発生されたクロック信号をカウンターに印加し、定められたクロック周期だけ外部入力信号を遅延させる信号遅延回路部を備える。 - 特許庁

When the second clock or external supply clock is selected as the reference clock, the conversion apparatus 10 does not send an AIS (Alarm Indication Signal) to the radio base station main device 101 and sends a frame synchronous signal out on condition that loss of synchronization does not occur in the reference signal even in case of missing of an IP packet.例文帳に追加

変換装置１０は、第２のクロック又は外部供給クロックを基準クロックとした場合、ＩＰパケットの欠落が発生しても基準クロックの同期はずれが発生していなければＡＩＳを無線基地局主装置１０１へ送出せず、フレーム同期信号を送出する。 - 特許庁

Then when a processing command is received in selected application environment, a multiplying circuit 27 multiplies a supplied external clock by the set magnification to generate an internal clock signal and a CPU 21 processes the received command on the basis of the newly supplied internal clock signal.例文帳に追加

その後、選択アプリケーション環境下での処理コマンドを受信すると、逓倍回路２７では供給される外部クロック信号を設定された倍率で逓倍して内部クロック信号を生成し、ＣＰＵ２１は新たに供給された内部クロック信号に基づいて、受信コマンドの処理を実行する。 - 特許庁

This microcomputer comprises a fixed oscillating circuit 130 for outputting a clock signal with fixed frequency for generating a writing clock signal for writing data to the flash memory 100, to an external main oscillating circuit 120 for outputting a clock signal for operating the microcomputer.例文帳に追加

マイコンを動作させるためのクロック信号を出力する外付けのメイン発振回路１２０に対し、フラッシュメモリ１００にデータを書き込むための書き込みクロック信号を生成するための周波数が固定されたクロック信号を出力する固定発振回路１３０を備える。 - 特許庁

A clock period converter 400 included in the regulator 200 executes a hierarchical exclusive-OR operation for specific pair of clock signals CLK1 to CLK8 sequentially delayed in phase from the external clock signal to generate the signal int.CLK.例文帳に追加

内部クロック調整回路２００に含まれるクロック周期変換回路４００は、外部クロック信号をから順次位相の遅れたクロック信号ＣＬＫ１〜ＣＬＫ８の特定の対について、階層的に排他的論理和演算を行うことにより、内部クロック信号ｉｎｔ．ＣＬＫを生成する。 - 特許庁

To compensate a signal delay time in an off-chip driver circuit regardless of whether an output data of the off-chip driver circuit is "H" level or "L" level, when generating an internal clock in synchronization with an external clock and controlling a data output operation of the off-chip driver circuit by using the internal clock.例文帳に追加

外部クロックに同期して内部クロックを発生させ、この内部クロックを用いてオフチップドライバ回路におけるデータ出力動作を制御する際に、オフチップドライバ回路の出力データが“Ｈ”レベルと“Ｌ”レベルのどちらでもあっても、オフチップドライバ回路における信号遅延時間を補償する。 - 特許庁

A shift register synchronizing with an external clock or a clock generated from the clock and performing shift operation is provided in the scheduler circuit 2, a column access signal is stored in a latency corresponding position of the shift register during supply of a command during latency control from supply of the command to start of operation of a column system.例文帳に追加

スケジューラ回路２内に、外部クロックまたはそれから生成したクロックに同期しシフト動作するシフトレジスタを設け、コマンドの供給時からコラム系の動作開始までのレイテンシ制御時は、コマンドの供給時にシフトレジスタのレイテンシ対応位置にコラムアクセス信号を格納する。 - 特許庁

This IC card 10 comprises a signal processing circuit 6 for performing a signal processing on the basis of an internal clock signal CLK1, and a multiplication circuit 1 for multiplying an external clock signal CLK0 supplied from a reader-writer 20 on the basis of an initial response value to generate the internal clock signal CLK1.例文帳に追加

ＩＣカード１０は、内部クロック信号ＣＬＫ１に基づいて信号処理を行う信号処理回路６と、リーダライタ２０から供給される外部クロック信号ＣＬＫ０を初期応答値に基づいててい倍し、内部クロック信号ＣＬＫ１を生成するてい倍回路１とを有する。 - 特許庁

To provide a broadcast receiver and which enables time information not to be cleared even if power is interrupted and therefore enables clock display when no external time information is obtained at the reapplication of power, a clock display method.例文帳に追加

電源がオフになっても時間情報がクリアされず、電源再投入時に外部から時間情報が得られないときでも時計表示を可能にした放送受信装置および時計表示方法を提供する。 - 特許庁