「External clock」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The UART 24 is continuously supplied with an external clock to hold a data reception standby state irrespective of data reception and generate a clock controller start signal upon data reception.例文帳に追加

ＵＡＲＴ２４は、外部クロックを常時供給され、データの非受信中もデータ受信の待機状態を保持し、データ受信に伴いクロックコントローラ起動信号を発生する。 - 特許庁

Since the stability of a radio frequency reference signal R is very high, the reference clock CLS in the absence of the external reference clock CLI can be outputted at sufficiently higher accuracy.例文帳に追加

無線周波数用基準信号Ｒの安定度は極めて高いので、外部基準クロックＣＬＩが無いときの基準クロックＣＬＳを十分に高精度で出力できる。 - 特許庁

A multiplying circuit 10 generates an internal test clock signal TST CLK2 made by multiplying an external test clock signal TST CLK inputted to the test pin terminal group TPG.例文帳に追加

逓倍回路１０は、テストピン端子群ＴＰＧに入力される外部テストクロック信号ＴＳＴ＿ＣＬＫを逓倍した内部テストクロック信号ＴＳＴ＿ＣＬＫ２を生成する。 - 特許庁

While an external clock signal T is in an L term, an H clock signal/CLK, an L write enable signal WE1 and an H write enable signal WE2 are generated.例文帳に追加

外部クロック信号ＴがＬの期間において、Ｈのクロック信号／ＣＬＫ、Ｌのライトイネーブル信号ＷＥ１、Ｈのライトイネーブル信号ＷＥ２が生成される。 - 特許庁

Then the driver 4 outputs a transfer clock ϕLH of 0 V-5 V based on a transfer clock ϕ LH' by an external input, and supplies it to an electrode 1n of the last stage.例文帳に追加

そして、外部入力による転送クロックφＬＨ’に基づいて、０Ｖ−５Ｖの転送クロックφＬＨを出力し、最終段の電極１ｎに供給する。 - 特許庁

The frequency of the internal clock signal CLK1 is larger than that of the external clock signal CLK0 and less than the maximum operating frequency of the signal processing circuit 6.例文帳に追加

内部クロック信号ＣＬＫ１の周波数は、外部クロック信号ＣＬＫ０の周波数よりも大きく、信号処理回路６の最大動作周波数以下である。 - 特許庁

Furthermore, by setting the level of the setting terminal 18 to "H", the phase of a clock used for switching a power transistor can be shifted with respect to an external input clock.例文帳に追加

また、設定端子１８の“Ｈ”のレベルの設定により、外部入力クロックに対して、パワートランジスタのスイッチングで用いるクロックの位相をずらすことが可能となる。 - 特許庁

The recorder CPU 14 receives the notification, raises an operation section instruction signal and inputs a sampling clock to the external clock input terminals 88 and 90 of both CPUs 12 and 14.例文帳に追加

レコーダＣＰＵ１４は該通知を受けて動作区間指示信号を立ち上げ、サンプリングクロックを両ＣＰＵ１２，１４の外部クロック入力端子８８，９０に入力する。 - 特許庁

A signal CLKTMRDEF is made a 'L' level 3 clock cycle after input of the command of an internal signal CLKINDRVT based on an external clock signal.例文帳に追加

外部クロック信号にもとづく内部信号ＣＬＫＩＮＤＲＶＴの、上記コマンドの入力から３クロックサイクル後に、信号ＣＬＫＴＭＲＤＥＦを“Ｌ”レベルにする。 - 特許庁

In an actual speed test, a selector 2 selects and outputs a clock input signal inputted from the delay section 3, from between the clock input signal and an input signal from an external terminal.例文帳に追加

セレクタ２は、実速度試験時、遅延部３からのクロック入力信号と外部端子からの入力信号の中から前記クロック入力信号を選択して出力する。 - 特許庁

To provide an output control signal generation circuit in which clock transfer is unnecessary and the latch margin of a first latch circuit does not depend on the period of an external clock.例文帳に追加

クロックの乗り換えが不要であり、且つ、初段のラッチ回路のラッチマージンが外部クロックの周期に依存しない出力制御信号発生回路を提供する。 - 特許庁

A particular implementation includes computer readable media configured to measure a first drift rate between an external clock and an audio clock until the drift reaches a threshold.例文帳に追加

特定の実装に、ドリフトが閾値に達するまで外部クロックとオーディオクロックの間の第１ドリフトレートを測定するように構成されたコンピュータ可読媒体が含まれる。 - 特許庁

To generate a reference clock signal by recording a clock track only once without using a external reference even when a head is of a recording and reproducing element separation type which is provided to a magnetic disk apparatus.例文帳に追加

製品が備えている記録再生素子分離型のヘッドでも、外部の基準を用いることなく、一度のクロックトラック記録で参照クロック信号を生成可能とする。 - 特許庁

A frequency identification circuit 2 receives an external clock signal extCLK received via a clock input buffer 1 of this semiconductor integrated circuit at its one input as a clock signal ECLK, and the frequency identification circuit 2 receives a basic clock signal BCLK generated by a basic clock oscillator 3 at the other input.例文帳に追加

クロック入力バッファ１を介して入力された外部クロック信号ｅｘｔＣＬＫを、クロック信号ＥＣＬＫとして、周波数同定回路２の一方の入力に供給し、基本クロック発振器３が形成した基本クロック信号ＢＣＬＫを周波数同定回路２の他方の入力に供給する。 - 特許庁

After control clock signal generating circuits 1a to 1l convert plural external clock signals to plural internal clock signals having an internal signal level by each input buffer amplifier, and generate control clock signals controlling operation of a semiconductor memory based on converted plural internal clock signals.例文帳に追加

制御クロック信号発生回路１ａ乃至１ｌは、複数の外部クロック信号をそれぞれ各入力バッファアンプにより内部信号レベルを有する複数の内部クロック信号に変換した後、変換された複数の内部クロック信号に基づいて半導体記憶装置の動作を制御する制御クロック信号を発生する。 - 特許庁

A CMOS inverter type amplifier Amp_1 is used in an external clock mode were an external reference clock signal from an external oscillator Ext_OSC can be fed to an input terminal In, and in an oscillator mode where an oscillator Xtal can be connected between I/O terminals In/Out.例文帳に追加

ＣＭＯＳインバータ型増幅器Ａｍｐ＿１は、入力端子Ｉｎに外部発振器Ｅｘｔ＿ＯＳＣからの外部基準クロック信号が供給可能な外部クロックモードと、入出力端子Ｉｎ・Ｏｕｔ間に振動子Ｘｔａｌが接続可能な発振器モードとで兼用される。 - 特許庁

Thus, by inputting the operation inhibiting signal EN fixed to an activated level to the external signal terminal EN by a semiconductor testing apparatus and also inputting the external clock CK to the external clock terminal CK, the functional block 12 can be shifted to the test mode from the normal operation mode.例文帳に追加

このため、半導体試験装置により、活性レベルに固定された動作禁止信号ＥＮを外部信号端子ＥＮに入力するとともに、外部クロックＣＫを外部クロック端子ＣＫに入力することで、機能ブロック１２を通常動作モードからテストモードに移行させることができる。 - 特許庁

To provide a semiconductor device in which entering of a noise superimposed on an external clock signal externally supplied can be prevented and a cross talk noise between a DQ signal outputted to the outside and an external clock signal can be suppressed.例文帳に追加

外部から供給されるの外部クロック信号に載ったノイズの侵入を防ぎ、外部へ出力するＤＱ信号と外部クロック信号との間のへクロストークノイズを抑制することが可能な半導体装置を提供する。 - 特許庁

An external clock control section 14(24) applies two-way control to an external clock control section 24(14) of other system so as to perform switching of a signal direction into an output direction in the active system and into an input direction in the standby system.例文帳に追加

外部クロック制御部１４，２４にて、他系の外部クロック制御部２４，１４に対して双方向の制御を行い、現用系では出力方向、予備系では入力方向に信号方向が切り替わる動作を行う。 - 特許庁

The date or the time is set in the clock means by date or time information transmitted from the external device 20 via the external connection means 16 and the secondary battery is charged by the external device 20 via the external connection means 16.例文帳に追加

時計手段は、外部接続手段１６を介して外部装置２０から送られてくる日付または時刻情報によって日付または時刻が設定され、２次電池が、外部接続手段１６を介して外部装置２０によって充電される。 - 特許庁

To provide a semiconductor storage device which can test an internal memory at high speed by using a PLL prepared inside by an external clock from an external low speed tester.例文帳に追加

外部の低速なテスタからの外部クロックにより内部に設けられたＰＬＬを使用して、内部メモリを高速にテストできる半導体記憶装置を提供する。 - 特許庁

When Stop Grant is asserted, a clock control circuit 5 asserts only STOPCLK for stopping only the internal clock of the processor and when the Stop Clock is asserted, PCLKSTP is asserted for stopping this STOPCLK and an external clock.例文帳に追加

そして、クロック制御回路５は、Ｓｔｏｐ Ｇｒａｎｔがアサートされた場合、プロセッサの内部クロックのみを停止させるＳＴＯＰＣＬＫのみをアサートし、Ｓｔｏｐ Ｃｌｏｃｋがアサートされた場合には、このＳＴＯＰＣＬＫと外部クロックを停止させるＰＣＬＫＳＴＰとをアサートする。 - 特許庁

The serial converter comprises a first device for outputting one or more of parallel data and a clock signal; an external clock source for generating the reference clock signal; and a serial converter unit for generating a serial clock signal, independently of the clock signal in synchronism with the reference clock signal to convert data transmitted in parallel from a first device so as to transmit the data as one piece of continuous serial data.例文帳に追加

一つ以上の並列データとクロック信号とを出力する第１装置と、基準クロック信号を発生する外部クロックソースと、基準クロック信号に同期し、クロック信号とは独立した直列クロック信号を生成して、第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器とを含む。 - 特許庁

By inputting a reference signal, a plurality of output clock signals having different frequencies and phases are generated in a phase-locked loop (PLL) circuitry, Each output clock signal is multiplexed for use as an external clock according to arbitrary programmable selection by a multiplexer 228.例文帳に追加

基準信号を入力し、ＰＬＬ（位相同期ループ）回路で周波数、位相の異なる複数の出力クロックを生成し、前記出力クロックをプログラムによりマルチプレクサ２２８で任意に選択し多重化して外部クロックとする。 - 特許庁

A second delay synchronizing circuit generates a second clock signal by delaying the external clock signal just for second prescribed time in response to the inverted signal of the output signal of the duty cycle corrector and the inverted signal of the feedback clock signal.例文帳に追加

第２遅延同期回路はデューティサイクル補正器の出力信号の反転信号とフィードバッククロック信号の反転信号に応答して外部クロック信号を第２所定時間だけ遅延させて第２クロック信号を発生する。 - 特許庁

The RF circuit 23 transmits/receives a signal by radio to/from an external unit, based on the first reference clock signal, and delivers a second reference clock signal, corresponding to the first reference clock signal, to a base band circuit 25.例文帳に追加

ＲＦ回路２３は、第１基準クロック信号に基づいて外部装置との間で無線により信号送受信を行うとともに、第１基準クロック信号に対応する第２基準クロック信号をベースバンド回路２５に出力する。 - 特許庁

To provide an internal clock signal generating circuit and method capable of generating an internal clock signal accurately synchronized with an external clock signal by a simple circuit configuration not composed by using a plurality of unit delay circuits.例文帳に追加

本発明は、複数個の単位遅延回路を用いて構成せずに簡単な回路構成で外部クロック信号に正確に同期した内部クロック信号を発生することが可能な内部クロック信号発生回路及び方法を提供する。 - 特許庁

A first circuit of the test circuit selectively transmits an external clock for scanning or the clock formed by the internal clock generation circuit, in response to a first control signal for performing an operational test of the plurality of circuit blocks.例文帳に追加

テスト回路の第１回路は、上記複数の回路ブロックの動作試験を行うために第１制御信号に応答してスキャン用外部クロック又は上記内部クロック生成回路で形成されたクロックを選択的に伝える。 - 特許庁

A selection circuit 106 selects a system clock from the system clock regenerating circuit 102 or the system clock oscillation circuit 104 in response to an external operation and gives the system block to a video decoding circuit 108 and an audio decoding circuit 110.例文帳に追加

選択回路106 はシステムクロック再生回路102 またはシステムクロック発振回路104 からのいずれかのシステムクロックを外部からの操作に応動して選択して、そのシステムクロックをビデオ復号回路108 およびオーディオ復号回路110 に供給する。 - 特許庁

The clock converting section 43 is configured to upsample a signal, after interpolation processing, to be a multiple of a reproduction clock in an interpolation part 431, to apply low-pass filtering processing thereto and to resample the signal in a resampling part 433 using an external clock.例文帳に追加

このクロック変換部４３は、補償処理後の信号をインターポレーション部４３１で再生クロックの逓倍にアップサンプリングしてローパスフィルタ処理した後、再サンプリング部４３３で外部クロックで再サンプリングするようにしている。 - 特許庁

To provide an external structure for an ornamented clock easily changeable over to ornament having relatively much originality.例文帳に追加

よりオリジナリティのある装飾に容易に変更することができる装飾付時計の外装構造を提供することにある。 - 特許庁

To provide a serial input/output memory which can perform normal read-out operation even if the frequency of an external input clock is made high.例文帳に追加

外部入力クロックの周波数を高めても、正常な読み出し動作可能なシリアル入出力メモリの提供。 - 特許庁

The power-conservation mode may be exited by external command, a signal from the clock-calendar, or an attempt to place an outgoing call.例文帳に追加

電力節約モードは、外部命令、クロックカレンダからの信号、または発呼の試みにより抜け出されることができる。 - 特許庁

A clock signal S1 for data transfer is outputted to a timing generating circuit 14 after the signal S3 is received by the external device 20.例文帳に追加

外部装置２０はそれを受けた後、データ転送のためのクロック信号Ｓ1 をタイミング発生回路１４へ出力する。 - 特許庁

The semiconductor device is provided with an external clock terminal 55-1, an output terminal 52-1, and a reversed output terminal 52-2.例文帳に追加

半導体装置は、外部クロック端子５５−１と、出力端子５２−１と、反転出力端子５２−２とを具備する。 - 特許庁

Then a latch 322 latches a discrimination signal 321 once more so that the signal 321 is used for an external circuit for a succeeding clock cycle.例文帳に追加

その後、判定信号を更にラッチして、この後のクロック・サイクルで外部回路に利用出来るようにすることが出来る。 - 特許庁

A time synchronization information generating unit 20 generates both synchronizing signals and time signals from very accurate external clock signals.例文帳に追加

時間同期情報生成部２０は高精度の外部クロック信号から同期信号及び時間信号を生成する。 - 特許庁

To provide a semiconductor memory capable of accessing data in a memory cell array at a high speed in synchronization with an external system clock.例文帳に追加

外部システムクロックに同期して、メモリセルアレイ内のデータを高速にアクセスすることができる半導体メモリを提供する。 - 特許庁

To optimally operate respective devices by supplying optimal clock frequencies to every device to be accessed through an external bus.例文帳に追加

外部バスを介してアクセスするデバイス毎に最適なクロック周波数を供給し、それぞれのデバイスを最適に動作させる。 - 特許庁

To prevent shift and breakage of a rotor shaft even when an external shock is charged on an electronic clock in correcting time.例文帳に追加

時刻修正時に電子時計に外部衝撃が加わっても、ロータ軸がずれたり、折損したりしないようにすること。 - 特許庁

To solve a problem of a conventional phase locked loop device that cannot ensure the tracking performance when the stability of phase locking with an external clock is too much emphasized.例文帳に追加

外部クロックとの位相同期をとる安定性を重視しすぎると、その追従性を確保することができない。 - 特許庁

When a clock signal CLK of high precision generated from the oscillation circuit 2 is used, an external terminal OPad3 provided at an external low potential side power source Vss side is connected to an external terminal OPad 1.例文帳に追加

発振回路２から生成される高精度のクロック信号ＣＬＫを使用する場合、外部の低電位側電源Ｖｓｓ側に設けられた外部端子ＯＰａｄ３と外部端子Ｏｐａｄ１の間を接続する。 - 特許庁

Then, only when the external apparatus is connected, the MPU 10 starts the external oscillation circuit 14 which has a high oscillation frequency and high frequency accuracy and operates by a clock frequency of the external oscillation circuit 14.例文帳に追加

そして、外部機器が接続された場合にのみ、ＭＰＵ１０は、発振周波数が高くて周波数精度も高い外部発振回路１４を起動させ、外部発振回路１４のクロック周波数で動作する。 - 特許庁

A semiconductor device 10 is constituted of an external pin 11, a signal wiring 12, a shield wiring 13, a clock driver 14, a dummy clock driver 15, a flip flop 16 and a dummy flip flop 17.例文帳に追加

半導体装置１０は、外部ピン１１と、信号配線１２と、シールド配線１３と、クロックドライバ１４と、ダミークロックドライバ１５と、フリップフロップ１６と、ダミーフリップフロップ１７とから構成した。 - 特許庁

A system controller IC 1 transfers data to an IC 2 in periods of a Hi pulse of a clock 56 through an external bus line 51 and to an IC 3 in Lo pulse periods of the clock 56.例文帳に追加

システムコントローラＩＣ１から外部データバスライン５１を介して、クロック５６のＨｉパルスの期間にＩＣ２へのデータを、クロック５６のＬｏパルス期間にＩＣ３へのデータを転送する。 - 特許庁