「External clock」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To attain highly accurate synchronization by detecting a time notification from an external reference clock without a delay and acquiring the time of a system clock which is a comparison object at the time without a delay.例文帳に追加

外部の基準時計からの時刻通知を遅延なく検知し、そのときの比較対象であるシステム時計の時刻を遅延なく取得することにより、精度の高い同期を実現する。 - 特許庁

To provide a method and a device for entering the test mode of a semiconductor memory device using an internal clock signal for reflecting the change of an external clock only when predetermined conditions are satisfied.例文帳に追加

所定条件が満たされる場合にのみ外部クロックの変化を反映する内部クロック信号を用いる半導体メモリ装置のテストモード進入方法及び進入装置を提供する。 - 特許庁

The process compensating circuit adjusts tilt of the dummy bit line responding to an internal clock generated in an external clock applied from the outside of a semiconductor memory device, and issues a sense amplifier enable-signal.例文帳に追加

プロセス補償回路は、半導体メモリ装置の外部から印加される外部クロックにより生じる内部クロックに応答してダミービットラインの傾度を調節してセンスアンプイネーブル信号を発する。 - 特許庁

Meanwhile, for a period when an H level is outputted from the clock buffer B1, the transistor P1 is controlled into a nonconductive state to disconnect the external power supply VDD from the clock buffer B1.例文帳に追加

一方、クロックバッファＢ１にＨレベルを出力させる期間ではトランジスタＰ１を非導通状態に制御して外部電源ＶＤＤとクロックバッファＢ１との接続経路を断つ。 - 特許庁

To obtain a reset signal generation circuit capable of outputting an internal clock signal without being influenced by the state of an external clock signal and optimizing the reset time of the internal reset signal.例文帳に追加

外部クロック信号の状態に影響されずに内部クロック信号を出力し、また、内部リセット信号の解除時点を最適化するリセット信号発生回路を提供する。 - 特許庁

At least an external clock signal input section is connected to a data line driving circuit 101 or a scanning line driving circuit 104 through the clock signal phase difference correcting circuit 500.例文帳に追加

少なくとも外部からのクロック信号入力部はクロック信号位相差補正回路５００を介してデータ線駆動回路１０１または走査線駆動回路１０４に接続されている。 - 特許庁

Display mode selecting signals MSC, which change the frequency of pixel clock signals of image signals, are applied to the terminal FCK from the external to change the pixel clock signals.例文帳に追加

この表示モード選択端子ＦＣＫに外部から画像信号の画素クロック信号の周波数を変更する表示モード選択信号ＭＳＣを印加して画素クロック信号を変更する。 - 特許庁

To provide an externally synchronized sampling apparatus and an externally synchronized sampling method for suppressing attenuation of an external synchronizing clock signal, so as to be capable of preventing intrusion of noise during synchronization processing in the case of sampling a circuit in a measurement instrument at an external synchronizing clock.例文帳に追加

外部同期クロックによって、計測機器内の被サンプリング回路をサンプリングする際に外部同期クロック信号の減衰を抑え、同期処理中のノイズの混入を防止可能な外部同期サンプリング装置及び外部同期サンプリング方法を得る。 - 特許庁

A semiconductor integrated circuit has an external interface circuit, and the external interface circuit has a clock generation circuit (100) which inputs and outputs the data string divided for every fixed cycle and generates a synchronizing clock signal for use in synchronization of data input/output.例文帳に追加

半導体集積回路は外部インタフェース回路を有し、外部インタフェース回路は、一定周期毎に区切られたデータ列を入出力し、データ入出力の同期化に用いる同期クロック信号を生成するクロック発生回路（１００）を有する。 - 特許庁

When the FF 19 is reset with an external interrupt signal INT, supply of the clock signal CKL to the CPU 11 is restarted, and the data evacuated to the external storage device 30 is returned to the RAM 13 with the clock signal CKL for data transfer.例文帳に追加

外部割込信号ＩＮＴによってＦＦ１９がリセットされると、ＣＰＵ１１へのクロック信号ＣＬＫの供給が再開され、外部記憶装置３０に退避したデータがデータ転送用のクロック信号ＣＫＬでＲＡＭ１３に戻される。 - 特許庁

The time device 40 is connected to an external clock 31 being an absolute value time supply means outside of a system, and is constituted so as to have the function for restoring a hardware clock by autonomously operating the synchronous function to the external clock 31 at the time when the time device is in wholly failure and at restoring time from the power source was closed.例文帳に追加

前記時刻装置４０は、システム外部の絶対値時刻供給手段である外部時計３１に接続され、時刻装置全故障時や、電源投入時からの復旧時に自律的に外部時計３１への同期機能を作動させ、ハードウェア時計を復旧させる機能を持つように構成する。 - 特許庁

When the capacitive touch panel device is in a normal mode, an external clock generator provides an operation clock signal, and the external clock generator, a signal generator, a current detector, a current-voltage conversion circuit, an analog-digital conversion circuit, a filter, an interface controller, a microprocessor, and a touching position calculator are activated.例文帳に追加

静電容量式タッチパネル装置は正常モードの場合に、外部クロック生成器は操作クロック信号を提供するとともに、外部クロック生成器、信号生成器、電流検出器、電流−電圧変換回路、アナログ−デジタル変換回路、フィルター、インターフェースコントローラ、マイクロプロセッサ及び接触位置計算器が有効化される。 - 特許庁

In the semiconductor memory device compressing data read from a memory cell in synchronization with a rise edge of a first external clock signal, the timing of controlling a latch circuit and an output buffer circuit connected to a data bus transmitting the summary result is synchronized with a rise edge of a second external clock signal and a rise edge of a third external clock signal.例文帳に追加

第１の外部クロック信号の立ち上がりエッジに同期してメモリセルからの読み出しデータの縮約を行う半導体記憶装置において、縮約結果を伝送するデータバスに接続されるラッチ回路及び出力バッファ回路の制御タイミングを、それぞれ第２の外部クロック信号の立ち上がりエッジ、第３の外部クロック信号の立ち上がりエッジに同期するタイミングとした。 - 特許庁

Furthermore, a first switch circuit which outputs the external clock input to the first group during testing and outputs the second clock to the first group during normal operation, and a first mask circuit which interrupts the outputting to the second group when the second group is not operated by the external clock input during testing and outputs the third clock to the second group during normal operation, are provided.例文帳に追加

さらに、試験時には外部クロック入力を第１の群に出力し、通常の使用時には第２のクロックを第１の群に出力する第１のスイッチ回路と、試験時において外部クロック入力で第２の群が動作しない場合には第２の群への出力を遮断し、通常の使用時には第３のクロックを第２の群に出力する第１のマスク回路とを設ける。 - 特許庁

An electronic apparatus includes a plurality of connections to which a plurality of external apparatuses with the same frequencies of an operational clock for exchanging signals are connected and a clock output section that outputs an operational clock with phases shifted from each other to the plurality of connections.例文帳に追加

電子機器は、信号の授受する動作クロックの周波数が同じ複数の外部機器が接続される複数の接続部と、複数の接続部に対して互いに位相をずらした動作クロックを出力するクロック出力部とを備える。 - 特許庁

The clock phase adjusting section 110, before a test for the external device 102 by the BIST circuit 107, automatically adjusts the phase of the clock from a CLK-generating section 103, and setting the optimum phase of the clock.例文帳に追加

クロック位相調整部１１０がＢＩＳＴ回路１０７による外部デバイス１０２の検査の前に、ＣＬＫ生成部１０３からのクロックの位相を自動調整して位相を設定することで、最適なクロックの位相を設定することが可能となる。 - 特許庁

The synchronous operation control circuit 20 has an operation mode setting signal input terminal A for external input, and a synchronization clock signal input terminal B to which a synchronization clock signal Sb obtained by frequency-dividing a system clock signal by the frequency division number n is input.例文帳に追加

同期運転制御回路２０は、外部入力用の動作モード設定信号入力端子Ａと、システムクロック信号を分周数ｎで分周した同期クロック信号Ｓｂが入力される同期クロック信号入力端子Ｂを備える。 - 特許庁

A synchronous clock signal PCK rises at a phase position of an input clock signal CKA when the external trigger signal EX-T arrives and falls at half cycle part of the input clock signal CKA, that is, at a phase position of duty 50%.例文帳に追加

同期クロック信号ＰＣＫを、外部トリガ信号ＥＸ−Ｔの到来時における入力クロック信号ＣＫＡの位相位置で立ち上げ、入力クロック信号ＣＫＡの半周期分、即ちデューティー５０％の位相位置で立ち下げる。 - 特許庁

To allow a CPU which operates with an external clock to reduce the power consumption of the electronic equipment.例文帳に追加

本発明は、外部クロックにより動作するＣＰＵにおいて、電子機器の底消費電力方式を行うことを目的とする。 - 特許庁

A first transmission unit (401, 402) transmits debugging data to the external tool device (501, 502), according to the first clock (SCLK).例文帳に追加

第１送信部（４０１、４０２）は、第１クロック（ＳＣＬＫ）に基づいてデバッグデータを外部ツール装置（５０１、５０２）へ送信する。 - 特許庁

To provide a microcomputer confirming abnormality of an oscillation frequency of a clock generated by an external oscillation function.例文帳に追加

外部発振機能で発生したクロックの発振周波数の異常を確認することができるマイクロコンピュータを提供すること。 - 特許庁

The mobile phone disclosed herein uses a communication function to acquire a date and time from a clock device of an external server and provides the photographing date and time to photographed image data.例文帳に追加

外部サーバーの時計機構から通信機能をつかって日時を取得し、撮影日時を撮影画像データに付与する。 - 特許庁

Also, logical circuits A3 to A5 make a reset signal inputted from an external terminal, data and a clock signal transferable.例文帳に追加

また、論理回路Ａ３〜Ａ５では、外部端子から入力されるリセット信号、データ、クロック信号を転送可能な状態にする。 - 特許庁

The timing controller generates an output enable signal, gate clock and one start signal in response to an external input signal.例文帳に追加

タイミングコントローラは、外部入力信号に応答して出力イネーブル信号、ゲートクロック、及び１つの開始信号を生成する。 - 特許庁

A microcomputer (40) includes a plurality of the external terminals (51-1, 51-2, 52-1, 52-2, 53-1, 53-2), and data system function parts (11, 12) to handle data input and output through the external terminals, and a clock system function part (13) to handle a clock signal input and output through the external terminals.例文帳に追加

マイクロコンピュータ（４０）は、複数の外部端子（５１−１，５１−２，５２−１，５２−２，５３−１，５３−２）と、上記外部端子を介して入力又は出力されるデータを取り扱うデータ系機能部（１１，１２）と、上記外部端子を介して入力又は出力されるクロック信号を取り扱うクロック系機能部（１３）とを含む。 - 特許庁

To obtain a transmitter that assigns transmission data to modulation data for transmission in response to a modulation system and a coding rate that are changed only with an external clock even when a circuit of the transmitter is operated by the external clock only and the modulation system and the coding rate are optionally changed through an external switching of a modulation operating mode.例文帳に追加

外部からのクロック単一で回路内を動作させ、同じく外部からの変調動作モードの切り替えで変調方式と符号化率を任意に可変しても外部からのクロックのみで変調方式と符号化率の可変に応じ、送信データを変調データに割り当て送信する装置を提供する。 - 特許庁

When noise is applied to the external clock and the number of external clocks is different from a predetermined value, the reading/writing control section performs next reading and writing without switching between the line memories.例文帳に追加

外部クロックにノイズが加わることにより、外部クロック数が予め定められた値と異なれば、読出書込制御部はラインメモリの切り換えをしないで、次の読み出しと書き込みを実行する。 - 特許庁

Consequently, while the phase relation between the external output clock and external output data is maintained, the data output terminals and the logic circuit 100 have the same operation timing.例文帳に追加

これにより、外部出力クロックと外部出力データの位相関係を保ったまま、データ出力端子の動作タイミングがロジック回路１００の動作タイミングと同じタイミングになる。 - 特許庁

A data shifter 20 shifts read-out data by N clock cycles (N is integer of 0 or more) of the internal test clock signal to output read-out data from the DRAM core MCR operating based on the internal test clock signal at the time of a test mode from the test pin terminal group TPG synchronizing with the external clock signal.例文帳に追加

データシフタ２０は、テストモード時においては内部テストクロック信号に基づいて動作するＤＲＡＭコアＭＣＲからの読出データを、外部クロックテスト信号に同期してテストピン端子群ＴＰＧから出力するために、読出データを内部テストクロック信号のＮクロックサイクル（Ｎは０以上の整数）だけシフトさせる。 - 特許庁

Further, an external clock generating circuit 18 which, provided outside a panel 33, externally supplies the first clock signal HCK to a horizontal drive circuit 17, and an internal clock generating circuit 19 which, formed inside the panel 33, internally supplies the second clock signal DCK to the horizontal drive circuit 17, are arranged.例文帳に追加

又、パネル３３の外部に配され第１のクロック信号ＨＣＫを外部的に水平駆動回路１７に供給する外部クロック生成回路１８と、パネル３３の内部に形成され第２のクロック信号ＤＣＫを内部的に水平駆動回路１７に供給する内部クロック生成回路１９とが配されている。 - 特許庁

While operating in synchronization with the internal clock signal, the control value creation block receives a target value synchronizing with an external clock signal from outside, which has a lower frequency than the internal clock signal, and creates the control value which changes in synchronization with the internal clock signal based on the received target value.例文帳に追加

ここで、制御値生成ブロックは、内部クロック信号に同期して動作するとともに、外部から、内部クロック信号よりも低い周波数を有する外部クロック信号に同期して目標値を受信し、受信した目標値に基づいて、内部クロック信号に同期して変化する制御値を生成する。 - 特許庁

An error detecting circuit 140 retimes the system clock T0 by using one of the clocks F1 and F1n obtained by the circuit 120 and outputs the retimed clock as an external signal O to the outside, and also detects an error in timing between the clock having the frequency divided by the frequency dividing circuit 120 and the system clock.例文帳に追加

エラー検出回路１４０は、分周回路１２０により分周されたクロックＦ１，Ｆ１ｎの何れかを用いてシステムクロックＴ０をリタイミングして外部に信号Ｏとして出力すると共に、分周回路１２０により分周されたクロックとシステムクロックとの間のタイミングエラーを検出する。 - 特許庁

The printer comprises a clock generating section 12 delivering a clock signal of an arbitrary frequency to an electronic device 13, and a control section 11 for controlling the frequency of a clock signal generated from the clock generating section 12 wherein the control operation is carried out by an external signal 14 or the internal signal 15 of an operation panel or an internal timer.例文帳に追加

任意の周波数のクロック信号を電子デバイス１３に出力するクロック発生部１２と、クロック発生部１２から出力されるクロック信号の周波数を制御する制御部１１とを備え、前記制御を、外部信号１４、またはオペレーションパネル、内部タイマ等の内部信号１５により行う。 - 特許庁

A phase difference between a feedback clock signal FBCLK, which corresponds to the internal clock signal (CLKP, CLKN) generated through variable delay lines (32, 33), and a buffer clock signal (BUFCLK) corresponding to the external clock signal is detected and the detected result is transfered via a shift circuit (42) to an outside.例文帳に追加

可変遅延線（３２，３３）を通して生成する内部クロック信号（ＣＬＫＰ，ＣＬＫＮ）に対応するフィードバッククロック信号ＦＢＣＬＫと外部クロック信号に対応するバッファクロック信号（ＢＵＦＣＬＫ）の位相差を位相検出器（３５）で検出し、該検出結果をシフト回路（４２）を介して転送する。 - 特許庁

After receiving a pulse of an external clock signal CLK, for example, a reference pulse signal RPUL with a narrower pulse width than the external clock signal is generated, and the RPUL is circulated in a delay ring part DLYRG to which a unit delay block DLYBK is connected in a ring shape.例文帳に追加

例えば、外部クロック信号ＣＬＫのパルスを受けて、これよりも細いパルス幅を備えた基準パルス信号ＲＰＵＬを発生し、単位遅延ブロックＤＬＹＢＫがリング状に接続されたディレイリング部ＤＬＹＲＧ内でこのＲＰＵＬを巡回させる。 - 特許庁

This microcomputer having a central processing unit, a memory control means and a clock control part outputs clocks supplied from the clock control part to the outside of the microcomputer as external clocks and outputs clocks obtained by inverting the external clocks to the outside of the microcomputer.例文帳に追加

中央処理ユニット、メモリ制御手段、及びクロック制御部を有するマイクロコンピュータは、クロック制御部から供給されたクロックを外部クロックとしてマイクロコンピュータの外部に出力し、外部クロックを反転したクロックをマイクロコンピュータの外部に出力する。 - 特許庁

A delay time necessary for synchronizing an external clock EXTCLK with an internal clock INTCLK is not monitored in every cycle but monitored in the first one cycle(monitor cycle) of a plurality of continuous cycles.例文帳に追加

外部クロックＥＸＴＣＬＫと内部クロックＩＮＴＣＬＫの同期をとるために必要な遅延時間を、１サイクルごとにモニタせずに、連続する複数サイクルのうちの最初の１サイクル（モニタサイクル）でモニタする。 - 特許庁

To provide a synchronous semiconductor storage device which sets delay time independently from an external clock signal and suppresses increase of time allocated to RAS restore operation resulting from the length of clock cycle time.例文帳に追加

外部クロック信号と独立に遅延時間を設定し、クロックサイクル時間の長さに起因するＲＡＳリストア動作に割り当てられる時間の増大を抑制する同期型半導体記憶装置を提供する。 - 特許庁

An external clock signal ECLK is inputted to the delay circuit 20 from outside and an internal clock signal ICLK which is a certain delay time ΔT2 delayed behind ECLK is outputted to the flip-flop circuit 10.例文帳に追加

遅延回路２０には外部からの外部クロック信号ＥＣＬＫが入力され、これより一定の遅延時間ΔＴ２だけ遅れた内部クロック信号ＩＣＬＫをフリップフロップ回路１０へ出力する。 - 特許庁

The clock adjustment part 15 changes the phase of a supply clock HS2CK on the basis of the delay control signals ASEL, generates external clocks RP2CK, GP2CK and BP2CK and supplies them to the image pickup sensors 2R, 2G and 2B.例文帳に追加

クロック調整部１５は、遅延制御信号ＡＳＥＬに基づいて供給クロックＨＳ２ＣＫの位相を変化させて外部クロックＲＰ２ＣＫ，ＧＰ２ＣＫ，ＢＰ２ＣＫを生成し、撮像センサ２Ｒ，２Ｇ，２Ｂに供給する。 - 特許庁

At the surface side of the CD1, a spacer 5 with a larger external diameter than that of the opening part 1a is arranged, a screw 4 is inserted from the tip side of the electronic clock hand shaft 3a, and the clock movement 3 is fixed to the CD1.例文帳に追加

ＣＤ１の表面側に、開口部１ａより外径の大きいスペーサ５を配置し、指針３ａの先端側からねじ４を挿入して、時計ムーブメント３をＣＤ１に固定する。 - 特許庁

To provide a DLL circuit, having a compact layout, capable of reliably preventing loss of lock in either of cases, when an external clock signal is disturbed, a pseudo-clock is detected and initialization is performed, and powered on.例文帳に追加

外部クロック信号が擾乱したとき、擬似ロックを検出し初期化したとき、電源を投入したとき、いずれの場合も確実にロックはずれを防止でき、レイアウトがコンパクトなＤＬＬ回路を提供する。 - 特許庁

In the clock generation circuit, a DPPL circuit is provided with a VCO 300 for converting a reference clock inputted from the external into multiplied frequency and inputting the converted frequency to a delay circuit 110.例文帳に追加

この出願に開示されたクロック生成回路は、ＤＰＰＬ回路に、外部入力の基準クロックを逓倍の周波数に変換して遅延ゲート１１０に入力するＶＣＯ３００を設ける。 - 特許庁

To provide a semiconductor device which can supply a more stable clock signal by not affecting output of an external output clock by power fluctuation by operation of an internal block.例文帳に追加

内部ブロックの動作による電源変動によっても外部出力クロックの出力に影響を及ぼさないことにより、より安定したクロック信号を供給することの可能な半導体装置を提供する。 - 特許庁

A selection circuit 4 inputs the internal clock and the external clock input in the input terminal IN and outputs one of them according to the use information signal output from the memory circuit 3.例文帳に追加

選択回路４は、内部クロック及び入力端子ＩＮに入力される外部クロックを入力し、記憶回路３から出力される使用情報信号に応じて、一方を出力する。 - 特許庁