「External clock」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

This system, this device, and this method make use of a time-based counter circuit configuration in which a fixed frequency clock is derived from a PLL of a clock generation circuit of the microprocessor and is used to be fed to external and internal timebase logic and a timebase accumulator counter.例文帳に追加

本システム、装置、および方法は、固定周波数クロックが、マイクロプロセッサのクロック生成回路のＰＬＬから導出され、外部タイムベース・ロジックおよび内部タイムベース・ロジックならびにタイムベース・アキュムレータ・カウンタに供給するのに使用される、タイムベースト・カウンタ回路構成を利用する。 - 特許庁

Input serial data including data of one bit at the points of respective time of rise and fall of a basic clock are divided into even data at the time of rise of an external basic clock and odd data at the time of fall by a demultiplexer DE-MUX, and they are written in memory cell arrays SAe, SAo respectively.例文帳に追加

基本クロックの立上りと立下りのそれぞれの時点で１ビットずつのデータを含む入力シリアルデータをデマルチプレクサＤＥ−ＭＵＸで外部基本クロック立上り時のｅｖｅｎデータと立下り時のｏｄｄデータに分け、それぞれメモリセルアレイＳＡｅ、ＳＡｏに書き込む。 - 特許庁

After operated at a high frequency clock, transmitting tire internal information acquired in the pressure sensor 24 and the temperature sensor 25 to an external receiving device at constant time intervals and transmitting the tire internal information, the CPU 21 is operated at a low frequency clock until a constant time interval passes.例文帳に追加

また、高周波数クロックで動作して、圧力センサ２４と温度センサ２５で取得したタイヤ内情報を外部受信装置に一定の時間間隔で発信し、タイヤ内情報を発信した後、一定の時間間隔が経過するまで低周波数クロックで動作する。 - 特許庁

The 8-bit data obtained by binary encoding of the clock number of the application period of a display signal voltage to each signal line Ls in one horizontal scanning period calculated on the basis of the frequency of the data clock CLK is set in an internal register HGRES of a control circuit 23 in accordance with the external input.例文帳に追加

コントロール回路２３の内部レジスタＨＧＲＥＳに、データクロックＣＬＫの周波数ｆを基に算出された、１水平走査期間における各信号ラインＬｓへの表示信号電圧の印加期間のクロック数を２進数化した８ビットデータが外部入力に従って設定される。 - 特許庁

Although the inertia operation conducted by the arithmetic processing part 4 includes operation for time integration, as time data in integral operation, the data on repeat time indicated by the external clock period data 106 is used, so the inertia data (attitude, speed and position) is high-accuracy data from which an influence of variation of repeat cycle Δt in the external clock signal 105 is eliminated.例文帳に追加

演算処理部４で行われる慣性演算には、時間積分の演算を含むが、積分演算における時間データとして、外部クロック周期データ１０６で示される繰り返し時間のデータを用いるから、慣性データ（姿勢、速度および位置）は、外部クロック信号１０５における繰り返し周期Δｔの変動分の影響を除いた高精度のデータとなる。 - 特許庁

The portable telephone 10 can determine the kind of external equipment and the external equipment is discriminated by the supply of a clock to the portable telephone 10 by the digital camera 20 at the time of connection or the supply of the clock to the digital camera 20 by the portable telephone 10 and the output of preset data by the digital camera 20 corresponding to it.例文帳に追加

携帯電話１０は外部機器の種別判断を可能とし、この外部機器の判別は、接続時においてディジタルカメラ２０が携帯電話１０に対してクロックを供給するか、又は、携帯電話１０がディジタルカメラ２０に対してクロックを供給し、これに対応してディジタルカメラ２０が予め設定されているデータを出力することによって行われる。 - 特許庁

The integrated circuit device 10 comprises a sampling clock CLK 90 delaying from a reference clock DQS by a predetermined phase, a DLL circuit for generating a CLK 270, an input circuit S/P for taking in data inputted synchronously with the reference clock DQS, and a function macro 30 consisting of a plurality of function blocks for performing access control to an external memory 20 and applying predetermined processing to the data.例文帳に追加

集積回路装置１０は，基準クロックＤＱＳから所定の位相遅れたサンプリングクロックＣＬＫ９０，ＣＬＫ２７０を生成するＤＬＬ回路，基準クロックＤＱＳに同期して入力されるデータを取り込む入力回路Ｓ／Ｐ，外部メモリ２０へのアクセス制御を行い当該データに対して所定の処理を行う複数の機能ブロックからなる機能マクロ３０を有する。 - 特許庁

To provide a device and method for correcting time of a clock IC that can correct the time based on the clock IC so as to prevent occurrence of discontinuity of time stepping while avoiding setting of the time to the clock IC having no information under seconds as much as possible, and can improve the design efficiency of an external device operating by time control.例文帳に追加

秒未満の情報を有しない時計ＩＣに対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計ＩＣに基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時計ＩＣの時刻補正装置及び時計ＩＣの時刻補正方法を提供する。 - 特許庁

An image data processor of the present invention includes: a reference clock output circuit 21 which outputs a reference clock; a plurality of processors 1 to 4 for image processing; and a plurality of external PLL circuits 11 to 14 which are provided by the processors 1 to 4 for image processing and synchronize output clocks output from the corresponding processors 1 to 4 for image processing with the reference clock.例文帳に追加

本発明に係る画像データ処理装置は、基準クロックを出力する基準クロック出力回路２１と、複数の画像処理用プロセッサ１〜４と、各画像処理用プロセッサ１〜４ごとに設けられ、対応する画像処理用プロセッサ１〜４から出力される出力クロックを基準クロックに同期させる複数の外部ＰＬＬ回路１１〜１４とを備える。 - 特許庁

The semiconductor device has: a first delay circuit block which generates a timing signal for a circuit block for working in a column cycle time determined by an external input command cycle; and a second delay circuit block whose total delay is adjusted to a difference between the column cycle time and the access time determined by the external clock and latency.例文帳に追加

外部入力コマンドサイクルによって決まるカラムサイクル時間で動作するべき回路ブロックのタイミング信号を発生する第１の遅延回路ブロックと、全体の遅延量が外部クロックとレイテンシで決まるアクセス時間とカラムサイクル時間の差に調節される第２の遅延回路ブロックを有する。 - 特許庁

To solve a problem that an area coverage modulation system has in relation to the mounting cost for an external IC and to solve the problem that a clock signal is delayed behind a start pulse signal when a signal is input from the external IC without providing a delay circuit to an input part of a driver.例文帳に追加

面積階調方式における外付けＩＣの実装コストの問題、さらに外付けＩＣから信号を入力する場合、スタートパルス信号よりもクロック信号が遅延してしまう問題を、ドライバーの入力部に遅延回路を設けることなく、提供することを課題とする。 - 特許庁

A nonvolatile memory module (100A) has memory cells (102), and a write-in control circuit (110A) in which trimming information is written in memory cells (102) based on boosting voltage (VPP) generated by an external trimming data write-in circuit (500) synchronizing with an external clock signal (SCLK).例文帳に追加

不揮発性メモリ・モジュール（１００Ａ）は、メモリセル（１０２）と、外部クロック信号（ＳＣＬＫ）に同期して、外部のトリミングデータ書込み回路（５００）で生成された昇圧回路（ＶＰＰ）に基づいてトリミング情報をメモリセル（１０２）に書き込む書込制御回路（１１０Ａ）とを有する。 - 特許庁

A PLL circuit part comprising a phase comparator 5, a low-pass filter 6, a voltage-controlled oscillator 7, and a frequency divider 8 is placed in operation with an external input clock when the digital video signal is inputted, and with an external input horizontal synchronizing signal when the analog video signal is inputted.例文帳に追加

位相比較器５、ローパスフィルタ６、電圧制御発振器７、分周器８からなるＰＬＬ回路部を、ディジタル映像信号入力時では外部入力クロックによって動作させ、アナログ映像信号入力時では外部入力水平同期信号によって動作させる。 - 特許庁

Thus, a PLL circuit section 16 of the active system and a PLL circuit section 26 of the standby system result in being operated to select external clocks from the same clock supply apparatus 31 at all times, and in-system distribution clocks with almost no phase difference can be outputted as both external clocks c, d.例文帳に追加

現用系のＰＬＬ回路部１６と予備系のＰＬＬ回路部２６とが、常に同一のクロック供給装置３１からの外部クロックを選択するように動作することになり、双方の外部クロックｃ，ｄとして、位相差のほとんどないシステム内分配クロックを出力することができる。 - 特許庁

That is, when the external apparatus is not connected, the MPU 10 operates by a clock frequency of the internal oscillation circuit 13 with small power consumption although the internal oscillation circuit 13 has comparatively low oscillation frequency and low frequency accuracy, and keeps the external oscillation circuit 14 in a stopped state.例文帳に追加

すなわち、外部機器が接続されていない場合、ＭＰＵ１０は、比較的発振周波数が低くて周波数精度も低いものの、消費電力の小さな内部発振回路１３のクロック周波数で動作し、外部発振回路１４については停止させた状態とする。 - 特許庁

When a signal synchronization circuit 5 receives an external command signal A, the signal synchronization circuit 5 synchronizes the external command signal A by using a trailing edge of a vertical synchronizing signal of an image pickup camera 1 for a clock to provide a recording command signal with a pulse width equivalent to one frame period to a buffer memory 2.例文帳に追加

信号同期化回路５に外部指令信号Ａが入力されると、信号同期化回路５は、撮像カメラ１の垂直同期信号の立下りエッジをクロックに用いて外部指令信号Ａに同期をかけて、一フレーム期間相当のパルス幅の記録指令信号をバッファメモリ２に送る。 - 特許庁

To provide a pointer type electronic clock, not requiring increase in the number of external operating members such as a switch in spite of increase in the number of pointers and facilitating correcting operation, an operation method for it, and a control program for it.例文帳に追加

指針の数が増えても、スイッチ等の外部操作部材の数を増加させる必要が無く、容易に修正操作できる指針式電子時計、その操作方法、制御プログラムを提供すること。 - 特許庁

The reversed output terminal 52-2 is arranged at the vicinity of the output terminal 52-1 and the external clock terminal 55-1 and outputs a reversed data signal DQ1B to which the data signal DQ1 is reversed to the outside.例文帳に追加

反転出力端子５２−２は、出力端子５２−１と外部クロック端子５５−１の近傍に配設され、データ信号ＤＱ１を反転した反転データ信号ＤＱ１Ｂを外部へ出力する。 - 特許庁

To change random numbers to be used for a data processor to identify an external apparatus for every identification process without using a genuine random number generation function or a clock circuit for generating pseudo-random numbers.例文帳に追加

真正乱数生成機能や擬似乱数生成のための時計回路を用いずに、データ処理装置が外部装置を識別するために使用する乱数を識別処理ごとに変更可能にする。 - 特許庁

An abnormal condition detection control part 1 detects presence/absence of an abnormal condition occurring in an external clock CLK1 fed from the outside and outputs an abnormal condition detection signal S1 and a switch control signal S2 respectively.例文帳に追加

異常検出制御部１は、外部から供給される外部クロックＣＬＫ１の異常の有無を検出して異常検出信号Ｓ１および切替制御信号Ｓ２をそれぞれ出力する。 - 特許庁

Data taking-in sections 22 and 23 take in external data in response to a write trigger signal, respectively output the taken in data, and output a write-enable signal synchronized with a system clock signal.例文帳に追加

データ取り込み部２２，２３は、書き込みトリガ信号に応じて外部データを取り込みそれぞれ取り込みデータを出力するとともに、システムクロック信号に同期したライトイネーブル信号を出力する。 - 特許庁

To provide a method for manufacturing a piezoelectric vibration element which controls a variation in external accuracy and can obtain a stable vibration characteristic, and the piezoelectric vibration element, a piezoelectric vibrator, an oscillator, an electronic apparatus, and a radio clock.例文帳に追加

外形精度のバラツキを抑制し、安定した振動特性を得ることができる圧電振動片の製造方法及び圧電振動片、圧電振動子、発振器、電子機器並びに電波時計を提供する。 - 特許庁

Therefore, the PLL 10 is normal, if a count value of the counter 34 takes N×M when an enable signal EN having M cycle pulse-width of an external clock signal ECK is given to a control terminal 33.例文帳に追加

従って、外部クロック信号ＥＣＫのＭ周期のパルス幅を有するイネーブル信号ＥＮを制御端子３３に与え、カウンタ３４のカウント値がＮ×Ｍとなれば、ＰＬＬ１０は正常である。 - 特許庁

When a receiving completion signal is not outputted from a receiving shift register 4, even after the receiving completion time calculated by a receiving completion time calculating circuit 6, abnormality in the external clock is detected.例文帳に追加

受信完了時間演算回路６により演算された受信完了時間を経過しても、受信シフトレジスタ４から受信完了信号が出力されない場合、外部クロックの異常を検知する。 - 特許庁

The 2nd external clock signal /CLK, on the other hand, is inputted to a 1/4 frequency divider 15 through a 2nd input buffer 14.例文帳に追加

第２の内部クロック発生回路は、第1の外部クロック信号CLKと第2の外部クロック信号/CLKの位相差を検出し、その位相差を第1の内部クロック信号CLK1に与えることにより第2の内部クロック信号/CLK1を生成する。 - 特許庁

A digital video signal A/D converted by an external ADC 11 is fetched into a video signal input processing circuit 10 and processed to become the signal of a system for display by a system clock SCK.例文帳に追加

外部ＡＤＣ１１でＡ／Ｄ変換したディジタル映像信号を映像信号入力処理回路１０に取り込みシステムクロックＳＣＫにより表示用の方式の信号となるよう処理する。 - 特許庁

A phase comparator circuit 711 compares the outputted signal with an external input clock CKIN and according to the result, an oscillated frequency of a voltage controlled oscillator(VCO) 713 is controlled.例文帳に追加

位相比較回路７１１は、出力された信号と外部からの入力クロックＣＫＩＮを比較し、その結果から電圧制御発振回路（ＶＣＯ）７１３の発振周波数が制御される。 - 特許庁

To provide a phase lock loop capable of widely dealing with dispersion in frequency characteristics of external clock signals and improving the stability of frequency characteristics without changing the central frequency.例文帳に追加

中心周波数を変更することなく、外部クロック信号の周波数特性のバラツキにより広く対応でき、周波数特性の安定性向上を図ることができる位相同期回路を提供する。 - 特許庁

To identify data to be fetched accurately without using the asynchronization of a circuit and any special clocks, when reading continuous information from a semiconductor device external storage at a high-speed clock.例文帳に追加

半導体装置外部記憶装置に対して、高速なクロックで連続した情報読み出しを行った場合、回路の非同期化や特殊なクロックを用いることなく、正確に取り込むべきデータを判別する。 - 特許庁

An LSI chip 1 has a power terminal 4 for supplying an external source voltage to an internal circuit 2 having a circuit operating in synchronism with a clock and a ground terminal 6 applying a ground potential.例文帳に追加

ＬＳＩチップ１は、クロックに同期して動作する回路を有する内部回路２に外部電源電圧を供給する電源端子４と、接地電位を与えるグランド端子６とを備えている。 - 特許庁

A SRAM(static random access memory) chip generates address A0' signal-address A18' signal, based on counts of an external clock signal by counters (T flip-flop 120-0 to 0-120-17) in a burn-in mode.例文帳に追加

ＳＲＡＭチップは、バーンインモード中、カウンタ（Ｔフリップフロップ１２０−０〜１２０−１７）による外部からのクロック信号のカウントをもとにして、アドレスＡ０′信号〜アドレスＡ１８′信号を生成する。 - 特許庁

To realize a semiconductor device in which timing is adjusted so that data are outputted with the prescribed phase for an external clock independently of dispersion of characteristics, temperature variation, and power source voltage variation.例文帳に追加

特性のバラツキ、温度変化、電源電圧の変化にかかわらず、データが外部クロックに対して所定の位相で出力されるようにタイミング調整された半導体装置の実現を目的とする。 - 特許庁

To provide a semiconductor integrated circuit for performing mode setting without using a clock signal, and having reduced the number of external pins to be used for tests.例文帳に追加

クロック信号を使用せずにモード設定が可能でテスト用に使用される外部ピンの削減化が図られた半導体集積回路、およびその半導体集積回路の動作モード設定方法を提供する。 - 特許庁

A clock frequency can, therefore, be decreased by adjusting the number of bits of the video data adaptively to the bandwidth of the external memory, and consequently power consumption is reducible.例文帳に追加

従って、外部メモリの帯域幅に対応するように映像データのビット数を調節することによって、クロック周波数を減少させることができ、その結果、消費電力を減少させることができる。 - 特許庁

Thus, average operation processing speed of the logic circuit 1 matches with the system clock speed, and the semiconductor integrated circuit eliminates a waiting time and reduces power consumption while realizing required performance from the external circuit.例文帳に追加

こうして、論理回路１の平均演算処理速度はシステムクロック速度に一致し、外部回路からの要求性能を実現しつつ、待ち時間をなくして消費電力を低減することができる。 - 特許庁

The cycle time of one input circuit can be made long by sequentially distributing and inputting serial data to be supplied to the external input terminal by the clock signals with different phases.例文帳に追加

外部入力端子に供給されるシリアルデータを位相の異なるクロック信号で順次入力回路に振り分けて入力することで一つの入力回路のサイクルタイムを長くすることができる。 - 特許庁

To perform a logic test without providing an external clock terminal exclusive for test in a test mode of a semiconductor integrated device operating in an internal oscillation circuit.例文帳に追加

内部発振回路で動作する半導体集積装置のテストモードにおいて、テスト専用の外部クロック端子を設けることなく、ロジックテストを行うことができる半導体集積装置を提供する。 - 特許庁

An external clock synchronous SRAM 1 concerning one of embodiment is equipped with an SRAM cell 11, a global digit line 12, a global precharge circuit 16, a D latch 14, and a global precharge control circuit 17.例文帳に追加

一つの実施形態に係る外部クロック同期ＳＲＡＭ１は、ＳＲＡＭセル１１と、グローバルディジット線１２と、グローバルプリチャージ回路１６と、Ｄラッチ１４と、グローバルプリチャージ制御回路１７を備えている。 - 特許庁

The precharge control circuit 15 determines the timing of precharge to a plurality of readout bit line pairs RDT_0, RDB_0-RDT_n-1, RDB_n-1 according to an external clock signal CLK.例文帳に追加

プリチャージ制御回路１５は、外部クロック信号ＣＬＫに応じて複数の読み出し用ビット線対ＲＤＴ_０、ＲＤＢ_０〜ＲＤＴ_ｎ−１、ＲＤＢ_ｎ−１に対するプリチャージのタイミングを決定する。 - 特許庁

An external clock signal EXT.CLK externally given is synchronized with them by each test board synchronizing circuit TSC_1 and outputted to each semiconductor memory apparatus as a formed test board test signal.例文帳に追加

外部から与えられる外部クロック信号ＥＸＴ．ＣＬＫは、各テストボード同期回路ＴＳＣ_iによりこれに同期し、かつ整形されたテストボード試験信号として各半導体記憶装置に出力される。 - 特許庁

A computer 20 converts the digital data stored in the external storage circuit 17 into digital data synchronized with the clock timing of the signal recorded on the optical disk DK and loads it into an internal RAM 20a.例文帳に追加

コンピュータ２０は、外部記憶回路１７に記憶されたディジタルデータを、光ディスクＤＫに記録されていた信号のクロックタイミングに同期したディジタルデータに変換して内部ＲＡＭ２０ａに取り込む。 - 特許庁

An one-shot pulse is generated at the time of detecting an external clock 11, a capacitive element 28 is charged with electricity in a period generating no one-shot pulses and electricity is discharged from the element 28.例文帳に追加

外部クロック１１の検出時にワンショットパルスを発生させ、そのワンショットパルスが発生されていない期間に容量素子２８を充電し、ワンショットパルスの発生期間に容量素子２８を放電する。 - 特許庁

Then, the CPU circuit 13 judges a suitable frequency of the clock signal CLK input to the external memory 210 on the basis of relation between the various conditions and the existence/absence of an output error.例文帳に追加

そして、ＣＰＵ回路１３は、上記種々の条件と上記出力エラーの有無との関係に基づいて、外部メモリ２１０に入力されるクロック信号ＣＬＫの適切な周波数を判定する。 - 特許庁

To provide a duty ratio correction circuit, capable of correcting duty ratio using an activated edge in an input external clock signal, and to provide a flip-flop capable of performing synchronization operation, by precharging own output node by own source voltage that responds to a clock signal and a reset signal.例文帳に追加

入力される外部クロック信号の活性化エッジを用いてデューティ比を補正することができるデューティ比補正回路を提供し、また、クロック信号及びリセット信号に応答して自体の電源電圧が自体の出力ノードをプリチャージすることにより、同期化動作を行うことができるフリップフロップを提供すること。 - 特許庁

When a test is performed for the semiconductor memory device, in a period in which an external clock ECLK having a period of integral multiple of the internal clock ICLK is fixed to a high level or a low level, continuous data can be allocated to mini-arrays being different from each other by writing one piece of data.例文帳に追加

本発明による半導体記憶装置に対してテストを行う場合、内部クロックＩＣＬＫの整数倍の周期を持った外部クロックＥＣＬＫがハイレベル又はローレベルに固定されている期間において１つのデータを書き込むことにより、連続するデータを互いに異なるミニアレイに割り当てることが可能となる。 - 特許庁