「FliP」に関連した英語例文の一覧と使い方(90ページ目) - Weblio英語例文検索

A semiconductor integrated circuit includes an inspection circuit including: an exclusive OR circuit which receives an input-side signal to and an output-side signal from an inspection target part of the semiconductor integrated circuit; a first multiplexer which receives an output signal of the exclusive OR circuit and a clock signal; and a flip flop which stores a value indicated by an input signal synchronously with an output signal of the first multiplexer and outputs the stored value.例文帳に追加

半導体集積回路は、当該半導体集積回路の被検査箇所への入力側の信号と出力側の信号とを入力とする排他論理和回路と、前記排他論理和回路の出力信号とクロック信号とを入力とする第一のマルチプレクサと、前記第一のマルチプレクサの出力信号に同期させて入力信号が示す値を記憶し、記憶している値を出力するフリップフロップとを含む検査用回路を有する。 - 特許庁

To provide a dicing tape-integrated film for a semiconductor back surface, the film which keeps a good detachability when a semiconductor element is picked up, prevents generation of chip scattering and chipping of the semiconductor element when dicing a semiconductor wafer, and prevents cutting water used in dicing from intruding between an adhesive layer and a flip-chip film used for a semiconductor back surface when dicing the semiconductor wafer, and to provide method for producing a semiconductor device.例文帳に追加

半導体素子のピックアップの際の良好な剥離性を維持しつつ、半導体ウェハのダイシングの際の半導体素子のチップ飛びやチッピングの発生、ダイシングの際に用いる切削水が粘着剤層とフリップチップ型半導体裏面用フィルムとの間に進入するのを防止することが可能なダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法を提供する。 - 特許庁

In a semiconductor device wherein a semiconductor element 2 packaged with a flip chip is supported on a semiconductor element package area of a semiconductor carrier board 4, a metallic heat radiating areas 1 plated with a high heat conductive metal as well as metallic plating heat radiating patterns 3 conducting the heat from the semiconductor element packaging area to the metallic plated heat radiating patterns 3.例文帳に追加

半導体キャリア基板４の半導体素子実装エリアにフリップチップで実装した半導体素子２を支持し、半導体キャリア基板４の上面に複数の電極７と配線１２を形成した半導体装置であって、半導体キャリア基板４の上面の複数の電極７と配線１２以外の部分に、熱伝導性が良好な金属をめっきした金属めっき放熱エリア１と、半導体素子実装エリアから金属めっき放熱エリア１に導く金属めっき放熱パターン３とを設けた。 - 特許庁

This small pamphlets stacking mechanism 202 is provided with a gate 300 which is arranged adjacent to the exhaust area of an apparatus for bookbinding and can take closed and open positions, a flowing out passage 302 which the small pamphlets can be sent along when the gate takes the open position and a flip mechanism 304 which receives the small pamphlets, reverses them and stacks them on an exhaust shelf.例文帳に追加

小冊子積重機構（２０２）であって、製本装置の排出領域に隣接して配置されるようになっているゲート（３００）であって、該ゲートは閉じた位置と開いた位置とをとることができる、該ゲートと、前記ゲートが前記開いた位置にあるとき、小冊子がそれに沿って送出されることができる送出経路（３０２）と、前記小冊子を受け取り、それを反転して、排出棚に積み上げるようになっているフリップ機構（３０４）とを含む。 - 特許庁

In a flip-flop 30, including a master stage 34 with a first plural transistors 54, 56, each the first plural transistors selectively includes a conductive path between the source and the drain, and the transistor has a storage stage 64 including a second plural transistors 60, 62, 64, 66, and each of the second plural transistors selectively includes a conductive path between the source and the drain.例文帳に追加

第１の複数のトランジスタ５４，５６を含むマスターステージ３４を含むフリップフロップ３０であって、第１の複数のトランジスタの各々がソースおよびドレイン間に選択的導電性パスを含んでおり、フリップフロップは第２の複数のトランジスタ６０，６２，６４，６６を含むスレーブステージ４２も含んでおり、第２の複数のトランジスタの各々がソースおよびドレイン間に選択的導電性パスを含んでいる。 - 特許庁

Accordingly, the flip-chip light emitting element can be mounted easily.例文帳に追加

本発明は金属リードフレームを金型打ち抜き或いはエッチングによって得られる反射型発光ダイオードにおいて、フリップチップ型発光素子を一旦セラミック或いはガラスエポキシ樹脂回路基板にフリップ実装した後に金属リードフレームに搭載することによって反射型発光ダイオードにおいてフリップチップ型発光素子を搭載できなかったが、このような構成とすることによって容易に搭載が可能となりより優れた反射型発光ダイオードを提供するものである。 - 特許庁

In a combination circuit 11 which is operated by being synchronized with a system clock, for example, the test circuit which makes a state machine as a verification target, in its test mode, the system clock is supplied only in its active period as the clock in a flip-flop circuit 12 which holds a simulation execution result through a clock enabler 132 to become active by a fact that a clock enable signal is set.例文帳に追加

システムクロックに同期して動作する組合せ回路１１、例えばステートマシンを検証対象とするテスト回路において、そのテストモード時には、シミュレーション実行結果を保持するフリップフロップ１２にはそのクロックとして、クロックイネーブル信号がセットされることでアクティブとなるクロックイネーブラ１３２を通してそのアクティブ期間においてのみシステムクロックを供給するようにする。 - 特許庁

A flip-flop having a function for shifting normal input data to output and a function for setting a value to be outputted fixedly and outputting the set values cyclically according to a clock is employed in at least a part of a path of logic circuit formed between an external input and an external output and a desired fixed value is outputted to a gate connected with the path thus activating the path.例文帳に追加

通常の入力データを出力にシフトする機能と共に、固定的に出力させたい値を設定でき、且つこの設定値をクロックに従って循環的に出力する機能を持ったフリップフロップを、外部入力から外部出力の間に形成された論理回路によるパスの少なくとも一部に用いることにより、所望の固定値を前記パスに接続されるゲートなどに出力して前記パスの活性化を図る。 - 特許庁

The flip-flops 101 and the like are connected also to the outputs of the pulse latches 121 and the like.例文帳に追加

複数の論理回路Ｃｌｋ１１１等と、各論理回路の入力に個別的に接続された複数の入力側パルスラッチ１１１等と、各論理回路の出力に個別的に接続された複数の出力側パルスラッチ１２１等と、前記各入力側パルスラッチ１１１等の入力に個別的に接続されかつ相互にスキャンチェーン接続された複数のフリップフロップ１０１等を備え、このフリップフロップ１０１等は前記各出力側パルスラッチ１２１の出力にも接続されている。 - 特許庁

A memory interface circuit which controls memory devices which perform input/output of data by a data strobe signal is provided with; selector groups 604 which choose data strobe signals inputted at the time of data input by a DQS_SEL signal which specifies the number of data strobe signals over data; and flip-flop circuit groups 504 which perform capturing of data by using data strobe signal chosen by this selector group 604 as a clock.例文帳に追加

データストローブ信号によりデータの入出力を行うメモリデバイスを制御するメモリインターフェース回路において、データに対するデータストローブ信号の本数を指定するＤＱＳ＿ＳＥＬ信号により、データ入力時に入力するデータストローブ信号を選択するセレクタ群６０４と、このセレクタ群６０４によって選択されたデータストローブ信号をクロックとしてデータの取り込み処理を行うフリップフロップ回路群５０４とを備える。 - 特許庁

The switching power source circuit 1 comprises first and second overcurrent detecting circuits 21, 23 having different detecting levels to detect the overcurrent for lowering an oscillation frequency of an oscillator 13 to a value lower than at a normal control time by an overcurrent time oscillation frequency changing circuit 25, by determining the overcurrent by both the circuits 21 and 23, an RS flip-flop 22 for limiting a conducting time of a switching transistor Tr1.例文帳に追加

スイッチング電源回路１には、過電流を検出する検出レベルの互いに異なる第１および第２過電流検出回路２１・２３が設けられており、スイッチング電流の傾きが大きいときは、両過電流検出回路２１・２３が過電流と判断して、過電流時発振周波数変更回路２５が発振器１３の発振周波数を通常制御時よりも低下させると共に、ＲＳフリップフロップ２２は、スイッチングトランジスタＴｒ１の導通時間を制限する。 - 特許庁

This clock synthesizing method in layout designing of the semiconductor device by a computer is constituted so as to include an extraction step for extracting by the computer, on the basis of clock information of the circuit, a false path required for splitting clock trees in the circuit so as to be exclusive to each other and not to have overlapping portions and leaf points for leaf-treating the points other than flip-flops existing on the clock trees.例文帳に追加

コンピュータによる半導体装置のレイアウト設計におけるクロック合成方法において、回路のクロック情報に基づいて、回路におけるクロックツリーが互いに排他となり、重複部分がないようにクロックツリーを分割するために必要となるフォルスパス及びクロックツリー上に存在するフリップフロップ以外のポイントをリーフ扱いするためのリーフポイントをコンピュータにより抽出する抽出ステップを含むように構成する。 - 特許庁

In the process for mounting a semiconductor chip 20 on a circuit board 10 through flip-chip connection by applying ultrasonic vibration to the semiconductor chip 20, a substrate where protrusion patterns 12a and 12b are provided on a semiconductor chip bonding pattern 12 at the antinodes of vibration when the bonding pattern resonates by the ultrasonic vibration applied from the semiconductor chip 20 is employed as the circuit board 10.例文帳に追加

半導体チップ２０に超音波振動を作用させ、フリップチップ接続により半導体チップ２０を回路基板１０に実装する半導体チップの実装方法において、前記回路基板１０として、前記半導体チップが接合される接合パターン１２に、前記半導体チップ２０により印加される超音波振動によって前記接合パターンが共振する際の、振動の腹の位置に合わせて突起パターン１２ａ、１２ｂが設けられた基板を使用することを特徴とする。 - 特許庁

In the method for injecting underfill resin to fill the gap between a semiconductor element and a wiring board for mounting the semiconductor element where the semiconductor element and the wiring board are flip-chip bonded, the semiconductor element and the wiring board are provided with parts not filled with the underfill resin.例文帳に追加

課題を解決するために本発明は、半導体素子と、前記半導体素子が実装される配線基板と、前記半導体素子と前記配線基板がフリップチップ接続されており、前記半導体素子と前記配線基板の隙間を充填するようにアンダーフィル樹脂の注入方法において、前記アンダーフィル樹脂は前記半導体素子と該配線基板の一部にアンダーフィル樹脂を形成しない部分を設けたことを特徴とするアンダーフィル樹脂の注入方法とすることで課題を解決する。 - 特許庁

The tape film is composed of a tape material, having wiring patterns of metal foils formed on the front and back sides of an insulation tape 3 and multi-pin structured inner leads in the wiring pattern on one surface of the tape material are bonded eutectically to electrode bumps of semiconductor elements in the flip-chip system.例文帳に追加

絶縁テープの表裏両面に金属箔の配線パターンが形成されたテープ素材で構成され、前記テープ素材の表裏一方の面に配された前記配線パターンにおける多ピン構造のインナーリード部が半導体素子の電極バンプとフリップチップ方式で共晶接合されるテープフィルムにおいて、インナーリード部に対向した両面配線テープの反対面の裏面配線パターンは、半導体素子との接合時の荷重が各インナーリードに均等に加わるような形状で形成する。 - 特許庁