「Input offset voltage」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Besides, a variable gain amplifier 2 has a gain in response to the control signal S, inputs an input DC voltage Vin and the offset control voltage Vref from the offset control circuit and outputs the output voltage Vout kept at the voltage level of the reference DC voltage Vbase.例文帳に追加

また可変利得アンプ２は、制御信号Ｓに応答する利得を有し、入力ＤＣ電圧Vinとオフセットコントロール回路からの上記オフセットコントロール電圧Vrefとを入力し、基準のＤＣ電圧Vbaseの電圧レベルに保たれた出力電圧Voutを出力する。 - 特許庁

To suppress the influence of the input offset voltage of a magnetic field sensor by using a magnetic field sensor which has a small circuit scale.例文帳に追加

磁界センサの入力オフセット電圧の影響を小さな回路規模の磁界センサを用いて抑制する。 - 特許庁

An offset voltage VOFFSET is supplied to the negative input terminal of the amplifier through the inductor L3 and the resistor R1.例文帳に追加

増幅器の負入力端には、インダクタＬ３及び抵抗器Ｒ１を介してオフセット電圧ＶOFFSETも供給する。 - 特許庁

At this time, since the voltage VSMP in which the offset voltage VOFST is subtracted from the signal voltage VIN is held in the capacitor 1, voltage in which the offset voltage VOFST is added to the above mentioned voltage is almost equal to the signal voltage VIN inputted to the input terminal Tin in the first operation mode.例文帳に追加

このとき、キャパシタ１には、信号電圧ＶＩＮからオフセット電圧ＶＯＦＳＴを差し引いた電圧ＶＳＭＰが保持されているため、これにオフセット電圧ＶＯＦＳＴを足し合わせた電圧は、第１の動作モードにおいて入力端子Ｔｉｎに入力される信号電圧ＶＩＮとほぼ等しくなる。 - 特許庁

In a first operation mode, voltage in which offset voltage VOFST is subtracted from signal voltage VIN inputted to an input terminal Tin is applied to a capacitor 1.例文帳に追加

第１の動作モードにおいて、キャパシタ１には、入力端子Ｔｉｎに入力される信号電圧ＶＩＮからオフセット電圧ＶＯＦＳＴを差し引いた電圧が印加される。 - 特許庁

To provide an offset adjusting circuit along with an optical disk signal processing circuit, which supplies a current corresponding to an offset voltage to an inversion input terminal, for the purpose of making the offset voltage generated at the output terminal of a differential amplifying circuit to be zero.例文帳に追加

差動増幅回路の出力端子に発生するオフセット電圧をゼロとするべく、当該オフセット電圧に応じた電流を反転入力端子に供給するオフセット調整回路、光ディスク信号処理回路を提供する。 - 特許庁

Offset components in the differential input voltage signals (VIN+, VIN-) are adjusted with the offset adjustment currents (Iofs+, Iofs-), and added to the differential input voltage signals (VIN+, VIN-) to generate differential output voltage signals (VO+, VO-).例文帳に追加

差動入力電圧信号（ＶＩＮ＋、ＶＩＮ−）に含まれるオフセット成分は、オフセット調整電流（Ｉｏｆｓ＋、Ｉｏｆｓ−）で調整され、差動入力電圧信号（ＶＩＮ＋、ＶＩＮ−）にオフセット成分を加えた差動出力電圧信号（ＶＯ＋、ＶＯ−）が生成される。 - 特許庁

The OTA is configured such that a center voltage measurement circuit 3 and a voltage summing circuit 4 use an input offset voltage Voff to deviate a gate voltage of a MOSFET 13 used for controlling the Gm by the deviation in a source voltage, thereby preventing a gate-source voltage Vgs from being changed by the input offset voltage Voff and suppressing the deviation in the Gm to be nearly zero.例文帳に追加

Ｇｍ値の制御に供せられるＭＯＳＦＥＴ１３に対し、中心電圧測定回路３および電圧加算回路４により、入力オフセット電圧Ｖｏｆｆによってソース電圧がずれた分だけゲート電圧をずらす構成とし、それによって、ゲート・ソース間電圧Ｖｇｓが入力オフセット電圧Ｖｏｆｆに起因して変化するのを抑制し、Ｇｍ値のずれをほぼゼロに抑える。 - 特許庁

The operational amplifier 1 includes: a differential input circuit 3; a current-voltage conversion part 5; and an offset adjustment circuit 7.例文帳に追加

演算増幅器１は、差動入力回路３と、電流−電圧変換部５と、オフセット調整回路７とを備える。 - 特許庁

To suppress a change in an offset of bias voltage of differential output caused by a complementary signal with respect to an input signal.例文帳に追加

相補信号による差動出力のバイアス電圧のオフセットの入力信号に対する変化を抑制すること。 - 特許庁

To precisely detect an offset voltage and to remove noise due to a switch group which disconnects an input signal.例文帳に追加

精度の良いオフセット電圧の検出とともに、入力信号を切り離すスイッチ群によるノイズを排除することにある。 - 特許庁

The outputted input offset voltage is respectively supplied to the mediation comparator 30 and the mediation comparator 31.例文帳に追加

出力された入力オフセット電圧は、調停コンパレータ３０および調停コンパレータ３１に、それぞれ供給される。 - 特許庁

Thus, signals Vop and Von whose offset voltage has been compensated are output from the input circuit block 102.例文帳に追加

これによって、入力回路ブロック１０２からはオフセット電圧が補償された信号Ｖｏｐ，Ｖｏｎが出力される。 - 特許庁

To provide a comparison circuit capable of preventing production of an offset voltage caused by a changing speed of an input signal.例文帳に追加

入力信号の変化速度に起因するオフセット電圧の発生を防止することが可能な比較回路を実現する。 - 特許庁

To provide a non-inverting amplifier circuit which prevents input offset voltages from being amplified according to a gain without grasping the input offset voltage in advance, and compensates for temperature.例文帳に追加

予め入力オフセット電圧を把握することなく、入力オフセット電圧を利得に応じて増幅させないようにすることができるとともに、温度補償をすることができる非反転増幅回路の提供。 - 特許庁

An offset code is given to an electronic volume 1-1 for adjusting the bias voltage of the adder circuit 7-2 and the electronic volume 1-1 adjusts an input voltage of the analog/digital converter 7-3 to be a voltage not causing an offset from an original reference value.例文帳に追加

加算回路７−２のバイアス電圧を調整する電子ボリューム１−１にオフセットコードを与え、Ａ／Ｄ変換器７−３の入力電圧が本来の基準値からオフセットを生じない電圧となるように調整する。 - 特許庁

The switch 5 is opened, a detection voltage V=V2-V1=-β(Vh+Vh') from canceling the input offset voltage is outputted from output terminals 6, 7.例文帳に追加

また、スイッチ５が開き、出力端子６・７から入力オフセット電圧が相殺された検出電圧Ｖ＝Ｖ２−Ｖ１＝−β（Ｖｈ＋Ｖｈ’）が出力される。 - 特許庁

To provide a differential amplification circuit which can reduce an input offset voltage without damaging the margin of an operation power supply voltage and without increasing a chip area.例文帳に追加

動作電源電圧マージンを損なう事無く、チップ面積を増大させずに、入力オフセット電圧を小さくすることができる差動増幅回路を提供する。 - 特許庁

To amplify only a signal component by canceling an offset voltage and temperature properties that an input voltage has, with low noise in a switched capacitor amplification circuit.例文帳に追加

スイッチトキャパシタ増幅回路において、入力電圧の持つオフセット電圧と温度特性を低ノイズにてキャンセルして信号成分のみを増幅すること。 - 特許庁

Since the power supply voltage of the first and second amplifiers is shifted according to the magnitude of the offset voltage, the range of an input signal can be widened.例文帳に追加

オフセット電圧の大きさに応じて第１、第２の増幅器の電源電圧がシフトするので、入力信号のレンジをより広くすることができる。 - 特許庁

In addition, high gain highly stable multi-input CMOS amplifier can be constituted, if necessary by connecting the plurality of stages of the amplifiers with adjusted input offset voltage.例文帳に追加

さらに必要なら入力オフセット電圧の調整された上記増幅器を多段接続して高利得高安定多入力ＣＭＯＳ増幅器を構成する。 - 特許庁

To provide a display control circuit that minimizes an offset voltage in a full range and prevents the DC gain of an input means in an input range from varying.例文帳に追加

フルレンジでオフセット電圧を最小にし、入力レンジによる入力段の直流利得の変化を防止した表示制御回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit device whose inverting input and a noninverting input can be used similarly to an original operational amplifier and whose offset voltage can optionally be adjusted.例文帳に追加

本来のオペアンプと同様に反転入力、非反転入力を使用することができ、かつオフセット電圧を任意に調整できるようにすること。 - 特許庁

A differential voltage detection circuit 5 detects a differential voltage between the reference voltage output from the first sink chip clamp circuit and a second reference voltage from a second reference voltage input terminal 6 and adds/subtracts the differential voltage and a sink chip level voltage input from a sink chip level voltage input terminal 7 so as to offset variation in the sink chip level of a video output signal and outputs the added/subtracted result.例文帳に追加

差電圧検出回路５は、第１シンクチップクランプ回路が出力する基準電圧と、第２基準電圧入力端子６からの第２基準電圧との差電圧を検出し、その差電圧とシンクチップレベル電圧入力端子７から入力するシンクチップレベル電圧をビデオ出力信号のシンクチップレベルの変動を相殺するように加減算して出力する。 - 特許庁

This circuit generates an offset voltage VOS at an inverting input end by providing a pair of transistors Q2, Q3 having respectively different emitter areas, amplifies the offset voltage VOS by resistive elements R1, R2 and outputs the offset voltage from an output end OUT by further adding the voltage between a base and an emitter of a transistor Q12 to it.例文帳に追加

互いに異なるエミッタ面積を有する一対のトランジスタＱ２，Ｑ３を具備して反転入力端にオフセット電圧ＶＯＳを発生させ、オフセット電圧ＶＯＳを抵抗素子Ｒ１，Ｒ２により増幅させ、さらにトランジスタＱ１２のベース・エミッタ間電圧を加えて出力端ＯＵＴより出力させる。 - 特許庁

A peak detector 21 outputs the positive side offset voltage signal if its level is larger than the maximum level of the input signal, and outputs the maximum level of the input signal as a peak value if the maximum level of the input signal is larger than the positive side offset voltage signal.例文帳に追加

ピーク検出部２１は、正側オフセット電圧信号のレベルが入力信号の最大レベルよりも大きい場合は、正側オフセット電圧信号を出力し、入力信号の最大レベルが正側オフセット電圧信号よりも大きい場合は、入力信号の最大レベルをピーク値として出力する。 - 特許庁

The operational amplifier 100 is adjusted to have an offset voltage of positive polarity so as to prevent its offset voltage from attenuating input signals when the input signals are amplified on the basis of VSS, whereby very weak input signals can be amplified.例文帳に追加

入力信号をＶＳＳ基準で増幅する際に、演算増幅器１００の持つオフセット電圧が入力信号を減衰させることのないように、演算増幅器１００に正の極性のオフセット電圧を持たせるように調整することにより、微小入力信号の増幅が行えるようになった。 - 特許庁

To provide a circuit and a method for controlling a DC-DC converter wherein the deviation of output voltage from a reference voltage due to fluctuation in input voltage, the offset voltage of a voltage comparator, or the like can be reduced.例文帳に追加

入力電圧の変動や、電圧比較器のオフセット電圧などに起因する、基準電圧からの出力電圧の誤差を低減することが可能であるＤＣ−ＤＣコンバータ制御回路および制御方法を提供すること。 - 特許庁

A first offset control circuit 14 controls a DC offset voltage of the differential output signal of the differential amplifier circuit 11 in accordance with a voltage difference between a DC component of the positive-phase input signal and a DC component of the opposite-phase input signal.例文帳に追加

第１のオフセット調整回路１４は、正相入力信号の直流成分と逆相入力信号の直流成分との電圧差に応じて差動増幅回路１１の差動出力信号のＤＣオフセット電圧を調整する。 - 特許庁

In sampling by a differential amplifier circuit 110, a voltage difference between a reference voltage Vc1 applied to an input terminal T1 and a reference voltage Vc2 applied to an input terminal T2 is made comparable to an offset voltage of the differential amplifier circuit 110, and thereby the offset voltage is canceled, and its performance is improved.例文帳に追加

差動増幅回路１１０によるサンプリングにおいて、入力端子Ｔ１に供給される参照電圧Ｖｃ１と、入力端子Ｔ２に供給される参照電圧Ｖｃ２との電圧差を差動増幅回路１１０のオフセット電圧相当とすることによりオフセット電圧をキャンセルすることが可能となり特性を向上させることができる。 - 特許庁

Consequently, it is possible to prevent the input offset voltage of an PMOS differential from being increased, and to reduce the variation of an AFC control analog output signal.例文帳に追加

ＰＭＯＳ差動の入力オフセット電圧も増大せず、ＡＦＣ制御アナログ出力信号の変動を低減できる。 - 特許庁

To provide an amplifier circuit capable of canceling an input offset voltage even without changing differential pair circuit output.例文帳に追加

差動対回路出力の切り替えを行わなくとも、入力オフセット電圧をキャンセルすることのできる増幅回路を提供する。 - 特許庁

The output voltage of a power supply section for supplying power to first and second amplifiers is shifted according to a reference voltage, and the reference voltage is substantially equalized to the offset voltage of an input signal.例文帳に追加

第１、第２の増幅器に電源を供給する電源部の出力電圧を基準電圧に応じてシフトするようにし、この基準電圧を入力信号のオフセット電圧にほぼ等しくするようにした。 - 特許庁

To provide a magnetic resonance imaging apparatus capable of providing high-definition images by removing an offset voltage of an analog signal input in an ADC and preventing the generation of a luminescent spot artifact generated by the offset voltage.例文帳に追加

ＡＤＣに入力されるアナログ信号のオフセット電圧を除去し、このオフセット電圧により発生する輝点アーチファクトの発生を防止し、高画質の画像を得ることが可能な磁気共鳴イメージング装置を実現する。 - 特許庁

Comparators 62_1 to 62_4 are provided with first and second input terminals connected to either end of the current-voltage conversion element 61 and include an offset voltage between the first and second input terminals, respectively.例文帳に追加

コンパレーター６２＿１〜６２＿４は、電流／電圧変換素子６１の両端に第１および第２の入力端子が各々接続されており、第１および第２の入力端子間にオフセット電圧を有する。 - 特許庁

The integration circuit (10) includes an operational amplification circuit (100) including an input offset voltage (V_osa) that is larger than the maximum or smaller than the minimum value of an input voltage (V_in) of the integration circuit (10).例文帳に追加

積分回路(10)は、積分回路(10)の入力電圧(V_in)の最大値より大きい,または,最小値より小さい入力オフセット電圧(V_osa)を有する演算増幅回路(100)を用いて構成されている。 - 特許庁

The low offset input circuit includes an input circuit block 102 including an input circuit 104 and an addition/subtraction circuit block 105; switches 108 and 109; and an offset voltage compensation circuit block 103 including a detection block 106 and an adjustment holding circuit block 107.例文帳に追加

入力回路１０４および加減算回路ブロック１０５を含む入力回路ブロック１０２と、スイッチ１０８，１０９、検出回路ブロック１０６および調整保持回路ブロック１０７を含むオフセット電圧補償回路ブロック１０３を設ける。 - 特許庁

The voltage-charge conversion circuit 10 includes an integrated circuit 100 using an operational amplifier circuit 100a having an input offset voltage Vosa that is larger than the maximum value (+Vmax) or smaller than the minimum value (-Vmin) of the input voltage Vin, thereby compensating for the influence of the input offset voltage Vosa and measuring a correct quantity of electric charge or value of an electric current.例文帳に追加

電圧電荷変換回路１０は、入力電圧Ｖｉｎの最大値（＋Ｖｍａｘ）より大きい、又は最小値（−Ｖｍｉｎ）より小さい入力オフセット電圧Ｖｏｓａを有する演算増幅回路１００ａを用いた積分回路１００を備えることにより、入力オフセット電圧Ｖｏｓａの影響を補正し、正しい電荷量又は電流値を測定する。 - 特許庁

Prior to writing of an input signal voltage Vsig by a write pulse WS, a second offset voltage Vofs2 is written which is ΔV higher than the signal voltage Vsig.例文帳に追加

書き込みパルスＷＳによる入力信号電圧Ｖｓｉｇの書き込みに先立って、当該信号電圧ＶｓｉｇよりもΔＶだけ高い第２のオフセット電圧Ｖｏｆｓ２を書き込むようにする。 - 特許庁

A reference voltage generating circuit 12 of a control circuit 3 adds a slope voltage that changes at a slope corresponding to an output voltage Vo during an off period of a main transistor T1 included in a converter part 2 and an offset voltage having a voltage value corresponding to an input voltage Vi and the output voltage Vo, to a reference voltage to generate a reference voltage VR1.例文帳に追加

制御回路３の参照電圧生成回路１２は、コンバータ部２に含まれるメイン側のトランジスタＴ１のオフ期間に出力電圧Ｖｏに応じた傾斜にて変化するスロープ電圧と、入力電圧Ｖｉと出力電圧Ｖｏに応じた電圧値のオフセット電圧とを基準電圧に付加して参照電圧ＶＲ１を生成する。 - 特許庁

To provide a semiconductor device having a current compensating circuit capable of canceling an offset regardless of a voltage at an input terminal.例文帳に追加

入力端子の電圧によらず、オフセットをキャンセルすることができる電流補償回路を備えた半導体装置を提供する。 - 特許庁

To provide a backflow prevention circuit for a synchronous rectification DC-DC converter that is not affected by variations in input offset voltage of a comparator.例文帳に追加

コンパレータの入力オフセット電圧のばらつきの影響を受けない同期整流型DC-DCコンバータの逆流防止回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit more surely canceling offset voltage when an input stage is provided with a differential pair.例文帳に追加

入力段に差動対を備える場合に、より確実にオフセット電圧をキャンセルすることができる半導体集積回路を提供する。 - 特許庁

The voltage comparator sets the output level of the output terminal connected to the RS-FF to be a low level when voltage inputted to the input terminal 10 is lower than the threshold voltage shown by the difference between the voltage Vref of the reference voltage supplying wire and the offset voltage Voffs.例文帳に追加

電圧比較器は、入力端子１０に入力された電圧が、基準電圧供給配線の電圧Ｖｒｅｆと前記オフセット電圧Ｖｏｆｆｓの差で示されるしきい電圧を下回る時に、ＲＳ−ＦＦに接続された出力端子の出力レベルをＬレベルに設定する。 - 特許庁

A voltage comparator sets the output level of the output terminal connected to the RS-FF to be a high level when voltage inputted to the input terminal exceeds threshold voltage shown by the sum of the voltage Vref of the reference voltage supplying wire and offset voltage Voffs.例文帳に追加

電圧比較器は、入力端子に入力された電圧が、基準電圧供給配線の電圧Ｖｒｅｆと前記オフセット電圧Ｖｏｆｆｓの和で示されるしきい電圧を越えた時に、ＲＳ−ＦＦに接続された出力端子の出力レベルをＨレベルに設定する。 - 特許庁