「LSI technology」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a technology using existing development information to support development of a new LSI.例文帳に追加

既存の開発情報を利用した新たなＬＳＩの開発を支援する技術を提供する。 - 特許庁

To provide a technology of reducing jitter with a packet period at the output of a front end LSI for a digital television broadcasting.例文帳に追加

デジタルＴＶ放送用フロントエンドＬＳＩの出力において、パケット周期のジッタを小さく抑えることができるようにする。 - 特許庁

In the case of a CSP, the IC chip 100 and the LSI package substrate 110 are connected to each other using bump mounting technology.例文帳に追加

ＣＳＰの場合、バンプ実装技術を用いてＩＣチップ２００とＬＳＩパッケージ基板２１０とが互いに接続される。 - 特許庁

To enable detection by a single detecting circuit in an LSI adopting the ground-line isolation technology and two or more power supply system circuits, even when a bidirectional ESD stress is impressed on two power supply system circuits.例文帳に追加

接地線分離技術および複数の電源系回路を採用したLSI において、２つの電源系回路に双方向のESD ストレスが印加された場合でも１つの検出回路で検出可能とする。 - 特許庁

To provide a system which verifies fast whether an LSI designed by electronic design automating technology and a test pattern of the LSI generated on the basis of CAD data at the time of development designing are proper.例文帳に追加

電子設計自動化手法で設計したＬＳＩと、開発設計時におけるＣＡＤデータを基に作成されたそのＬＳＩのテストパターンの適否を高速に検証するシステムを提供する。 - 特許庁

To provide technology capable of adopting an ESD element in a semiconductor integrated circuit device mounting DRAM and logic LSI.例文帳に追加

ＤＲＡＭとロジックＬＳＩとを混載した半導体集積回路装置において、ＥＳＤ素子を採用することのできる技術を提供する。 - 特許庁

To provide a manufacturing technology with which probe inspection can be performed by an inspection apparatus commonly available for an ordinary LSI chip even in the case of a large-area chip.例文帳に追加

大面積チップの場合でも、通常のＬＳＩチップと共通の検査装置でプローブ検査ができる製造技術を提供する。 - 特許庁

In the DVD technology fields, other intellectual properties such as polycarbonate resin, high-power semiconductor laser, LSI chipset, and small-sized ultra precision motor and aspheric bifocal lens have also been successfully incorporated into the global standards by Japanese companies.例文帳に追加

これ以外にも、DVD関連技術では、ポリカーボネート樹脂を始め、高出力半導体レーザー、LSIチップセット、小型超精密モーター、非球面二焦点レンズ等の知的財産が、成功裏に国際規格に盛り込まれている。 - 経済産業省

To provide a technology capable of reducing consumption of electric power, at the testing of semiconductor integrated circuit devices (LSIs), in a testing system for LSI.例文帳に追加

半導体集積回路装置（ＬＳＩ）のテストシステムにおいて、ＬＳＩテスト時の消費電流を低減することができる技術を提供する。 - 特許庁

To provide a semiconductor integrated circuit technology which can shorten the developing period of an LSI for controlling an information device, such as a hard disc unit, etc.例文帳に追加

ハードディスク装置などの情報機器の制御用ＬＳＩの開発期間を短縮することができる半導体集積回路技術を提供する。 - 特許庁

To provide a technology for enabling a test using a scan path compression circuit in response to a power limitation in an LSI tester and a power supply noise limitation in a test environment.例文帳に追加

ＬＳＩテスタの電力制限やテスト環境での電源ノイズ制限に応じて、スキャンパス圧縮回路を用いたテストを可能にする技術を提供する。 - 特許庁

To provide such a technology that can specify the position of an LSI chip in a semiconductor wafer without adding a step for manufacturing a semiconductor device.例文帳に追加

半導体装置の製造工程を追加することなく、ＬＳＩチップが半導体ウエハ内のどの位置にあったかを特定することのできる技術を提供する。 - 特許庁

To provide a liquid crystal display on which an LSI can be mounted in a narrow space by using technology of COG and which makes it possible to visually confirm the mount state (electric connection state) and illumination of an image display part after the LSI is mounted.例文帳に追加

ＣＯＧの技術を用い、省スペースでＬＳＩを実装でき、しかもＬＳＩ実装後に目視でのその実装状態（電気的接続状態）の確認と画像表示部の点灯確認ができる液晶表示装置を提供すること。 - 特許庁

To provide a technology capable of efficiently processing real-time applications by using a limited resource in an LSI for processing a plurality of the real-time applications in parallel.例文帳に追加

複数のリアルタイムアプリケーションを並列処理するＬＳＩにおいて、限定されたリソースを用い、それらの処理を高効率に実行することができる技術を提供する。 - 特許庁

To form a high-voltage operation field effect transistor in IC, using a transistor structure part for standard power voltage of the IC or LSI, or process technology.例文帳に追加

ＩＣまたはＬＳＩの標準電源電圧用のトランジスタ構成部分ないしはプロセス技術を活用して高電圧動作電界効果トランジスタを該ＩＣ中に作りこむ。 - 特許庁

To avoid degradation especially in sealing function with less number of manufacturing processes, in a mounting technology for semiconductor chips, comprising an LSI, etc., which is called COF(chip on film).例文帳に追加

ＣＯＦ(Chip On Film)と呼ばれるＬＳＩ等からなる半導体チップの実装技術において、特に封止機能が損なわれることがなく、また製造工程数を少なくする。 - 特許庁

To provide a technology for synchronizing a clock, used inside an LSI mounted on a processor card among LSIs of respective processor cards in a multiprocessor system.例文帳に追加

マルチプロセッサシステムにおいて、プロセッサカードに搭載されるＬＳＩの内部で使用されるクロックを、各プロセッサカードのＬＳＩの相互間で同期化させる技術にを提供すること。 - 特許庁

To provide a technology to generate data for emulation based on software simulation data in carrying out the hardware emulation of a digital LSI.例文帳に追加

ディジタルＬＳＩのハードウェアエミュレーションを行うときに、ソフトウェアシミュレーションデータを元に、エミュレーション実行可能なデータを生成する技術を提供することを目的とする。 - 特許庁

To provide at low cost an optical connecting element having a function of imparting functions of light branching, attenuating, wavelength separating, and polarization separation to the optical connecting element by an optical interconnection technology for optically interconnecting LSI chips and modules mounted with many LSI chips.例文帳に追加

ＬＳＩチップ間や多数のＬＳＩチップを実装したモジュール間を光で接続する光インターコネクション技術において、光の分岐、減衰、波長分離、偏光分離の機能を光接続素子に付与する機能を持つ光接続素子を低コストで提供する。 - 特許庁

The design diagram and data of an LSI applied from an input device 1 are supplied to an electric characteristic converting means 21, and the electric characteristics of the shrink object technology are read from an electric characteristic storing part 31 and the library of a present technology is read from a library storing part 32, and converted into electric characteristics simulating the shrink object technology.例文帳に追加

入力装置１から与えられたＬＳＩの設計図とデータは、電気的特性変換手段２１に供給され、電気的特性記憶部３１からシュリンク対象テクノロジの電気的特性を、ライブラリ記憶部３２から現在のテクノロジのライブラリを読み出し、シュリンク対象テクノロジを模擬する電気的特性へと変換する。 - 特許庁

An area calculating processing part 21 calculates the required area for the unit of sub-block from information on the number of cells in a circuit block inside a technology library 4 and an LSI chip area in an LSI chip area holding part 7 and stores this calculating processing result in an area value information storage part 3.例文帳に追加

面積計算処理部２１はテクノロジ・ライブラリ４の回路ブロックのセル数情報と、ＬＳＩチップ面積保持部７のＬＳＩチップ面積とからサブブロック単位の必要面積を計算処理し、この計算処理結果を面積値情報記憶部３に記憶させる。 - 特許庁

To prevent the insulation of an input gate in an internal circuit from being destroyed by a voltage drop of a ground line caused by a surge current in an LSI adopting a ground line separation technology and a plurality of power sources thereto.例文帳に追加

接地線分離技術および複数電源を採用したＬＳＩにおいて、サージ電流による接地線の電圧降下に起因する内部回路の入力ゲートの絶縁破壊を防止する。 - 特許庁

To provide a technology capable of accelerating the speed of verification of a large-scale, multi-functional and complicated logic in the development of an LSI, and achieving early removal of a defect, and remarkable improvement of verification efficiency.例文帳に追加

ＬＳＩ開発において、多機能、複雑かつ大規模な論理の検証を加速し、不良の早期摘出と検証効率の飛躍的改善を実現することができる技術を提供する。 - 特許庁

To construct an information system which is extremely compact in size, low in power consumption and high in speed, and has high functionality by providing a technology which makes use of the super parallelism of connection lines and combines LSIs in accordance with a purpose to constitute a system.例文帳に追加

接続線の超並列性を生かし、目的に応じてLSIを組み合わせてシステムを構成する技術を提供し、これにより超小型、低消費電力、高速、高機能の情報システムを構築可能ならしめる。 - 特許庁

To solve a problem of a conventional technology not securing consistency between circuit specifications and assertion description and to make it possible for example to increase reliability and efficiency of assertion verification to an LSI and the like.例文帳に追加

従来の技術では、回路仕様とアサーション記述との整合性一致は保証されないとの課題を解決し、例えばＬＳＩ等に対するアサーション検証の高信頼化および高効率化を可能とする。 - 特許庁

To provide a technology of reducing an overhead on a CPU due to start of unnecessary interrupt processing when using a communication LSI for generating an interrupt signal whose cycle is 125μs synchronously with an Isochronous cycle being a basic cycle in compliance with the IEEE1394.例文帳に追加

ＩＥＥＥ１３９４の基底サイクルであるＩｓｏｃｈｒｏｎｏｕｓ周期に同期した１２５μs周期の割込み信号を発生させる通信ＬＳＩを使用した場合の、不必要な割込み処理が起動されることによるＣＰＵのオーバヘッドを減少させる。 - 特許庁

To provide a very low expansion glass ceramic capable of coping with a lithography technology for a next generation LSI and provided with a very low expansion characteristic and a super smooth surface and semiconductor manufacturing apparatus structural members such as a mask, an optical reflection mirror, a wafer stage or a reticle stage or members for various precise products using the same.例文帳に追加

次世代ＬＳＩ用リゾグラフィー技術に対応し得る、極低膨張特性と超平滑表面を兼ね備えた極低膨張ガラスセラミックス、それを用いたマスク、光学系反射ミラー、ウエハーステージ、レチクルステージ等の半導体製造装置構成部材、あるいは各種精密品用部材を提供する。 - 特許庁