「MOSFETs」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

By using n-channel MOSFETs (N1 and N2) and the n-channel MOSFETs (N3 and N4) for an upper arm of the circuit 20, reduction in through current in a MOS semiconductor integrated circuit is obtained.例文帳に追加

出力段回路２０の上アームにｎチャネルＭＯＳＦＥＴを用いることで、貫通電流の低減を図る。 - 特許庁

To automate extraction, verification, and display of MOSFETs constituting a current mirror circuit.例文帳に追加

カレントミラー回路を構成するMOSFETの抽出、検証、表示を自動化する。 - 特許庁

A plurality of monitoring MOSFETs Q are prepared in a semiconductor wafer.例文帳に追加

半導体ウェハ内にモニタ用のＭＯＳＦＥＴ Ｑを複数準備する。 - 特許庁

To form a plurality of MOSFETs on a substrate having different plane orientations.例文帳に追加

複数のＭＯＳＦＥＴを異なる面方位を有する基板上に形成する。 - 特許庁

To perform a power cycle test simultaneously on a plurality of MOSFETs.例文帳に追加

複数のＭＯＳＦＥＴに対して同時にパワーサイクル試験を行うこと。 - 特許庁

To form MOSFETs having a different operating voltage efficiently at a low cost.例文帳に追加

動作電圧が異なるＭＯＳＦＥＴを効率的に低コストで形成する。 - 特許庁

The load switch comprises P-channel MOSFETs 21, 22.例文帳に追加

ロードスイッチは，ＰチャネルＭＯＳＦＥＴ２１，２２で構成されている。 - 特許庁

Multiple unit cells are connected in parallel to constitute an MOSFETs element.例文帳に追加

該単位セルを多数並列接続してＭＯＳＦＥＴ素子を構成する。 - 特許庁

A differential amplifier of a comparator circuit has n type MOSFETs N1 and N2 which receive an input signal, p type MOSFETs P1 and P2 of a current mirror circuit, and an n type MOSFETs N3 of a current source circuit.例文帳に追加

コンパレータ回路の差動増幅器は、入力信号を受けるｎ型ＭＯＳＦＥＴ：Ｎ１、Ｎ２、カレントミラー回路のｐ型ＭＯＳＦＥＴ：Ｐ１、Ｐ２、及び電流源回路のｎ型ＭＯＳＦＥＴ：Ｎ３を有する。 - 特許庁

Over current circuitry senses when the current through the MOSFETs has exceeded a predetermined current threshold and then turns the MOSFETs off so that they do not exceed the MOSFETs' safe operating area (SOA) curve.例文帳に追加

過電流回路は、ＭＯＳＦＥＴを通る電流が予め定められた電流閾値を上回った時点でそれを検知し、その後、そのＭＯＳＦＥＴの安全動作領域（ＳＯＡ）曲線を超えないようにＭＯＳＦＥＴをオフに切換える。 - 特許庁

When a voltage exceeding a threshold voltage is generated in drains of MOSFETs 4 and 5 on the occurrence of load short circuit, etc., MOSFETs 8 and 10 are turned on to short-circuit the circuit between gates and sources of MOSFETs 4 and 5.例文帳に追加

負荷短絡などの発生時にＭＯＳＦＥＴ４，５のドレインにしきい値電圧を越える電圧が発生すると、ＭＯＳＦＥＴ９，１０がオンになり、ＭＯＳＦＥＴ４，５のゲート・ソース間を短絡する。 - 特許庁

Over current circuitry senses when the current through the MOSFETs has exceeded a predetermined current threshold and then turns the MOSFETs off so they do not exceed the MOSFETs' safe operating area (SOA) curve.例文帳に追加

過電流回路は、ＭＯＳＦＥＴを通る電流が予め定められた電流閾値を上回った時点でそれを検知し、その後、そのＭＯＳＦＥＴの安全動作領域（ＳＯＡ）曲線を超えないようにＭＯＳＦＥＴをオフに切換える。 - 特許庁

The reference voltage generating element 23 comprises MOSFETs 24, 25 having an identical configuration to that of MOSFETs 8, 9 being components of the inverter 7, and the MOSFETs 24, 25 are configured to be diode connection and connected in series.例文帳に追加

基準電圧発生素子２３は、インバータ７を構成するＭＯＳＦＥＴ８、９と同一のＭＯＳＦＥＴ２４、２５からなり、この各ＭＯＳＦＥＴ２４、２５をダイオード接続にするとともに、これらを直列に接続するようにした - 特許庁

Among two or more identical conductive MOSFETs, which are connected in series in the circuit, the channel lengths of the MOSFETs are given a large absolute value |VDS| between the drain, and the source is made larger than those of the other MOSFETs, thereby reducing leakage current.例文帳に追加

回路内にある直列に接続された２つ以上の同一導電型のＭＯＳＦＥＴのうち、大きなドレイン・ソース間電圧の絶対値｜ＶＤＳ｜が加わるＭＯＳＦＥＴのチャネル長を他のＭＯＳＦＥＴのチャネル長よりも大きくすることによって、漏れ電流を削減する。 - 特許庁

A switch control unit 3 is connected to each gate terminal of four MOSFETs 41-44, and supplies the four MOSFETs 41-44 with control signals that alternately switch on the four MOSFETs 41-44 cyclically in every set so that the direction of conduction of an exciting current may alternate cyclically.例文帳に追加

スイッチ制御部３は、４つのＭＯＳＦＥＴ４１〜４４の各ゲート端子と接続され、励磁電流の導通方向が周期的に交互になるように、４つのＭＯＳＦＥＴ４１〜４４を、組ごとに、周期的に交互にオンする制御信号を４つのＭＯＳＦＥＴ４１〜４４に供給する。 - 特許庁

P-channel type MOSFETs M7A, M8A are connected to drains of MOSFETs M7, M8 of the same P-channel type, gates of these MOSFETs M7A, M8A are connected in common, and a drain of the MOSFET M7A is connected with a drain of an MOSFET M5 via an N-channel type MOSFET M5A.例文帳に追加

Ｐチャネル型のＭＯＳＦＥＴＭ７，Ｍ８のドレインにはそれぞれ同じＰチャネル型のＭＯＳＦＥＴＭ７Ａ，Ｍ８Ａが接続され、これらのＭＯＳＦＥＴＭ７Ａ，Ｍ８Ａのゲートが共通に接続されるとともに、このＭＯＳＦＥＴＭ７ＡのドレインがＮチャネル型のＭＯＳＦＥＴＭ５Ａを介してＭＯＳＦＥＴＭ５のドレインと接続されている。 - 特許庁

In addition, stopper members 36 and 38 stop the falling down of the MOSFETs 12 and 14, and at the stopping positions, the MOSFETs 12 and 14 become electrically opened, and when the solder is cooled thereafter, it is so constituted so as to the MOSFETs 12 and 14 retained at the stopping positions by the stopper members 36 and 38.例文帳に追加

そして、ＭＯＳＦＥＴ１２、１４の脱落をストッパ部材３６、３８で停止させ、その停止位置においてＭＯＳＦＥＴ１２、１４が電気的にオープン状態となり、かつその後の半田の冷却によってＭＯＳＦＥＴ１２、１４がストッパ部材３６、３８による停止位置で保持されるようになっている。 - 特許庁

Each FET stage is constituted of parallel body of MOSFETs where positions of a source electrode and a drain electrode (S, D) are exchanged and gate width of each of the MOSFETs (11-20) is reduced to a half in comparison with the case of constituting the receiving side transfer circuit of one line of MOSFETs.例文帳に追加

各ＦＥＴ段は、ソース電極とドレイン電極（Ｓ，Ｄ）の位置が交換されたＭＯＳＦＥＴの並列体で構成するとともに、各ＭＯＳＦＥＴ（１１−２０）のゲート幅を、一列のＭＯＳＦＥＴで受信側トランスファー回路を構成する場合に比べて半減する。 - 特許庁

The inverter circuit (120) uses parasitic diodes (131) for the SiC MOSFETs (130) as reflux diodes, and conducts the synchronous commutation.例文帳に追加

インバータ回路(120)は、SiC MOSFET(130)の寄生ダイオード(131)を還流ダイオードとして使用し、同期整流を行う。 - 特許庁

A first transistor M1 and second transistor M2 are MOSFETs and constitute a current mirror circuit.例文帳に追加

第１トランジスタＭ１、第２トランジスタＭ２は、ＭＯＳＦＥＴであり、カレントミラー回路を構成する。 - 特許庁

A voltage bias circuit is connected to the gates of the n type MOSFETs N5, N6, and N7.例文帳に追加

ｎ型ＭＯＳＦＥＴ：Ｎ５、Ｎ６、Ｎ７のゲートには電圧バイアス回路が接続される。 - 特許庁

Heat generation from the output circuit 11 can be prevented by repeating switching operation of the power MOSFETs 16a and 16b.例文帳に追加

以下、パワーＭＯＳＦＥＴ１６ａ，１６ｂの切換を繰返すことによって、出力回路１１の発熱を防止することができる。 - 特許庁

The first and the second semiconductor chips are first and second power output MOSFETs.例文帳に追加

上記第１と第２半導体チップは、第１、第２パワー出力ＭＯＳＦＥＴである。 - 特許庁

Respective MOSFETs 100N, 200P and 300N have offset areas in a well surrounding a gate insulated layer 78, respectively.例文帳に追加

各ＭＯＳＦＥＴ１００Ｎ，２００Ｐ，３００Ｎは、それぞれゲート絶縁層７８の周囲のウェル中にオフセット領域を有する。 - 特許庁

METHOD FOR FORMING PAIR OF MOSFETS IN DIFFERENT ELECTRICALLY INSULATING REGION OF SILICON SUBSTRATE例文帳に追加

シリコン基板の異なる電気的絶縁領域中にＭＯＳＦＥＴの対を形成する方法 - 特許庁

The substrate bias control circuit 101 has N-type MOSFETs 1 and 2.例文帳に追加

基板バイアス制御回路１０１は、Ｎ型ＭＯＳＦＥＴ１及び２を有する。 - 特許庁

To attain a capacitor input type full-wave rectifier circuit only with n-channel MOSFETs.例文帳に追加

コンデンサインプット型全波整流回路をｎチャンネルMOSFETのみで実現する。 - 特許庁

As illustrated in Fig 1, a load circuit and MOSFETs Q1 and Q2 are connected in series to a DC power source.例文帳に追加

図１のように、直流電源に負荷回路とＭＯＳＦＥＴＱ１とＱ２を直列接続する。 - 特許庁

MOSFETs 100N, 200P, and 300N are each possessed of an offset region in a well around a gate insulating layer 78.例文帳に追加

各ＭＯＳＦＥＴ１００Ｎ，２００Ｐ，３００Ｎは、それぞれゲート絶縁層７８の周囲のウェル中にオフセット領域を有する。 - 特許庁

The drive circuits 13 and 14 output the PWM signals of the MOSFETs 111 and 121.例文帳に追加

駆動回路１３、１４はＭＯＳＦＥＴ１１１、１２１のＰＷＭ信号を出力する。 - 特許庁

The sense amplifier SA amplifies a difference between the currents respectively running in the other ends of the first and second MOSFETs.例文帳に追加

センスアンプＳＡは、第１、第２ＭＯＳＦＥＴの各他端を流れる電流の差を増幅する。 - 特許庁

A class D output stage 2 comprises MOSFETs 4 and 6 connected in half-bridge.例文帳に追加

Ｄ級出力段２は、ハーフブリッジ型にＭＯＳＦＥＴ４、６を接続してある。 - 特許庁

The level conversion circuit is provided with a P-channel latch consisting of common gate P-channel MOSFETs 100, 101 and N-channel MOSFETs 102, 103 that receive complementary signals 10A, 10B from a logic circuit and of P-channel MOSFETs 104, 105 and with an N-channel latch consisting of N-channel MOSFETs 106, 107.例文帳に追加

レベル変換回路は、論理回路からの相補信号１０Ａ，１０Ｂを入力するそれぞれゲート接地形のｐチャネルＭＯＳＦＥＴ１００，１０１及びｎチャネルＭＯＳＦＥＴ１０２，１０３と、ｐチャネルＭＯＳＦＥＴ１０４，１０５からなるｐチャネル交差ラッチと、ｎチャネルＭＯＳＦＥＴ１０６，１０７からなるｎチャネル交差ラッチとからなる。 - 特許庁

Upon occurrence of a fault, all MOSFETs 51 and 53 for opening the phase are turned off.例文帳に追加

そして、異常発生時には、全ての相開放用ＭＯＳＦＥＴ５１，５３がターンオフされる。 - 特許庁

A pre-driver 9 receiving an on-signal to the input terminal 8 turns off MOSFETs 3, 4 and turns on a MOSFET 5.例文帳に追加

端子８にオン信号が入るとプリドライバ９はＭＯＳＦＥＴ３，４をオフし、５をオンする。 - 特許庁

The respective gate terminals of first p-type and first n-type MOSFETs 15 and 16 are connected to the input terminal.例文帳に追加

第１ｐ型、第１ｎ型ＭＯＳＦＥＴ１５、１６の各ゲート端子は入力端子と接続される。 - 特許庁

The bridge circuit 6 generates output according to a potential difference between gates of the MOSFETs 2, 3.例文帳に追加

このブリッジ回路６はＭＯＳＦＥＴ２，３のゲートの電位差に応じた出力を発生する。 - 特許庁

The first and second semiconductor chips are first and second power output MOSFETs.例文帳に追加

第１と第２半導体チップは、第１、第２パワー出力ＭＯＳＦＥＴである。 - 特許庁

More specifically, the threshold voltage of the reset switch is set lower than those of the other MOSFETs.例文帳に追加

具体的にはリセットスイッチの閾値電圧を他のＭＯＳＦＦＴの閾値電圧よりも小さく設定する。 - 特許庁

A common control signal is input to the gate terminals of the MOSFETs constituting each of the switches.例文帳に追加

各スイッチを構成するＭＯＳＦＥＴのゲート端子に共通の制御信号を入力する。 - 特許庁

To use MOSFETs even in the case of a short circuit fault without changing the size of a substrate.例文帳に追加

基板のサイズを変更せず、短絡故障が生じた場合にもＭＯＳＦＥＴを使用可能にする。 - 特許庁

The MOSFETs 7a, 8a and the smoothing choke coil 10b are arranged in a similar way.例文帳に追加

同様に、ＭＯＳＦＥＴ７ａ、８ａ、平滑用チョークコイル１０ｂが設けられる。 - 特許庁

Respective MOSFETs (MN1 to MN4) which perform charge pump operation are supplied with different substrate potentials to minimize back-gate bias voltages by the MOSFETs (MN1 to MN4).例文帳に追加

チャージポンプ動作を行う各ＭＯＳＦＥＴ（ＭＮ１〜ＭＮ４）に夫々異なる基板電位を供給することにより、各ＭＯＳＦＥＴ（ＭＮ１〜ＭＮ４）毎にバックゲートバイアス電圧を最小化している。 - 特許庁

To suppress an EMI caused by resonance by capacity between drains and sources of power MOSFETs and inductance of wiring connected to the power MOSFETs.例文帳に追加

パワーＭＯＳＦＥＴのドレイン−ソース間容量と、そのパワーＭＯＳＦＥＴに接続されている配線のインダクタンスとの共振に起因するＥＭＩを抑制する。 - 特許庁

To provide a semiconductor integrated circuit device which suitably harmonizes the increase in power consumption by leakage current of MOSFETs and the working speed in the semiconductor integrated circuit device constituted by the MOSFETs.例文帳に追加

MOSFETにより構成される半導体集積回路装置において、MOSFETのリーク電流による消費電力の増加と動作速度の調和を好適に図った半導体集積回路装置を提供することにある。 - 特許庁