「MOSFETs」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Two sets of output sections 4a, 4b each comprising a high withstanding voltage output MOSFET and a low withstanding voltage output MOSFET in pairs are configured symmetrically with respect to source terminals of the low withstanding voltage output MOSFETs 42, 43 so as to use drains of the high withstanding voltage output MOSFETs 41, 44 for external terminals 45a, 45b.例文帳に追加

高耐圧用出力ＭＯＳＦＥＴと低耐圧用出力ＭＯＳＦＥＴを１対とする２組の出力部４ａ、４ｂを、各低耐圧用出力ＭＯＳＦＥＴ４２、４３の共通のソース端子に関して互いに対称に構成することにより、各高耐圧用出力ＭＯＳＦＥＴ４１、４４の各ドレインを外部端子４５ａ、４５ｂとする。 - 特許庁

In a circuit having a current mirror circuit (4) with a plurality of current routes structured with a P channel MOSFET and a plurality of N channel MOSFETs connected to the current routes, the MOS type reference voltage generation circuit has N channel MOSFETs: N3, N4 serially connected to the P channel MOSFET for temperature compensation of which gate is connected to an output terminal of the reference voltage.例文帳に追加

ＰチャネルＭＯＳＦＥＴで構成される複数の電流経路を有するカレントミラー回路（４）と、それ等の電流経路に接続された複数のＮチャネルＭＯＳＦＥＴを有する回路において、ゲートが基準電圧の出力端子に接続された温度補償用ＮチャネルＭＯＳＦＥＴ：Ｎ３，Ｎ４を上記ＰチャネルＭＯＳＦＥＴと直列に接続したＭＯＳ型基準電圧発生回路。 - 特許庁

To provide a semiconductor integrated circuit which has a plurality of MOSFETs within one package, and besides can easily customize the properties of the plural pieces of MOSFETs into severally different specifications, in the case that a plurality of MOSFET's are necessary, and that the properties (for example, the rating of the maximum drain current) requested for each MOSFET are different.例文帳に追加

複数個のＭＯＳ ＦＥＴが必要であり、かつ各々のＭＯＳ ＦＥＴに要求される特性（例えば、最大ドレイン電流定格）が異なる場合、一つのパッケージ内に複数個のＭＯＳ ＦＥＴを有し、かつ複数個ある ＭＯＳ ＦＥＴの特性をそれぞれ異なる仕様に容易にカスタマイズできる半導体集積回路を提供する。 - 特許庁

A semiconductor device 25 includes: a plurality of pillar-shaped gate electrodes 16 for a large number of MOSFETs which are formed at regular intervals in a row on a semiconductor substrate 10; and semiconductor regions 19 corresponding to channels of the MOSFETs formed at a part between two adjacent pillar-shaped gate electrodes out of the plurality of pillar-shaped gate electrodes 16.例文帳に追加

半導体装置２５は、半導体基板１０上に一定間隔で列状に形成された多数のＭＯＳＦＥＴ用の複数の柱状ゲート電極１６と、複数の柱状ゲート電極１６のうちの隣接する２つの柱状ゲート電極間の一部分に形成されるＭＯＳＦＥＴのチャネルに相当する半導体領域１９と、を備える。 - 特許庁

In a circuit having a current mirror circuit (4) with a plurality of current routes structured with a P channel MOSFET and a plurality of N channel MOSFETs connected to the current routes, the MOS type reference voltage generation circuit has N channel MOSFETs: N3, N4 for temperature compensation of which gate is connected to an output terminal of reference voltage serially connected to the P channel MOSFET.例文帳に追加

ＰチャネルＭＯＳＦＥＴで構成される複数の電流経路を有するカレントミラー回路（４）と、それ等の電流経路に接続された複数のＮチャネルＭＯＳＦＥＴを有する回路において、ゲートが基準電圧の出力端子に接続された温度補償用ＮチャネルＭＯＳＦＥＴ：Ｎ３，Ｎ４を上記ＰチャネルＭＯＳＦＥＴと直列に接続したＭＯＳ型基準電圧発生回路。 - 特許庁

Because of a current mirror configuration, a drive section 100 and an output section 101 experience the same variation even if a process, voltage or temperature condition varies, and when the signal level of an input signal INT changes from "H" to "L", MOSFETs 5, 4 do not switch from an off state to an on state earlier while MOSFETs 3, 6 are on.例文帳に追加

駆動部１００と出力部１０１は、カレントミラー構成により、プロセス、電圧、温度条件が変動しても共に同一の変動となるため、入力信号ＩＮＴの信号レベルが“Ｈ”から“Ｌ”に切り替わる際、ＭＯＳＦＥＴ３、６がオンしているときに、ＭＯＳＦＥＴ５、４がオフ状態からオン状態に速く切り替わることはない。 - 特許庁

A comparator 5 handles selection between the starting phase and the normal charge pump mode by comparing the output voltage Vout of the converter with a reference voltage Vref, charges the capacitors in an energy-saving way, and switches the current mirror via two small switches S2 and S3 connected to two of the four MOSFETs and the gates of two of the four MOSFETs.例文帳に追加

コンパレータ５は、コンバータの出力電圧Ｖ_outを基準電圧Ｖ_refと比較し、開始フェーズと通常のチャージポンプ・モードとの間の選択を扱い、エネルギーを節約してコンデンサを充電し、４つのＭＯＳＦＥＴのうちの２つ、及び４つのＭＯＳＦＥＴのうちの２つのゲートに接続される２つの小さなスイッチＳ２及びＳ３を介して、電流ミラーを切替える。 - 特許庁

A detection circuit 21 continues to output the first and second control signals turning on the second p-type and second n-type MOSFETs, and outputs the first and second control signals turning off the second p-type and second n-type MOSFETs while the potential difference between the first power potential end and the reference potential end is deviated from the predetermined value.例文帳に追加

検出回路２１は、第２ｐ型、第２ｎ型ＭＯＳＦＥＴをオンさせる第１、第２制御信号を印出力し続け、第１電源電位端と基準電位端との間の電位差が所定値からずれている間、第２ｐ型、第２ｎ型ＭＯＳＦＥＴをオフさせる第１、第２制御信号を出力する。 - 特許庁

The gate electrodes 3 of the output MOSFETs 1a, 1b are interconnected via a gate connection member 13a and a gate line 23, the source electrodes 2 of the output MOSFETs 1a, 1b are interconnected by an inter-source connection member 15, and only the source electrode 2 of the output MOSFET 1a is connected to a source line 22 by a source connection member 12a.例文帳に追加

出力用ＭＯＳＦＥＴ１ａ，１ｂの各ゲート電極３は、ゲート接続部材１３ａ、ゲート線路２３を介して互いに接続し、各ソース電極２はソース電極間接続部材１５によって互いに接続しており、出力用ＭＯＳＦＥＴ１ａのソース電極２のみがソース接続部材１２ａによってソース線路２２に接続されている。 - 特許庁

Further, the LSI device is provided with: a plurality of MOSFETs 20 formed in the core region 1 and using the SOI layer 14a of the core region for a complete depletion Si channel; and a plurality of MOSFETs 30 formed in the I/O region 2 and using the SOI layer 14b of the I/O region for the complete depletion Si channel.例文帳に追加

また、ＬＳＩデバイスは、コア領域１に形成され、コア領域１のＳＯＩ層１４ａを完全空乏型Ｓｉチャネルとした複数のＭＯＳＦＥＴ２０と、Ｉ／Ｏ領域２に形成され、Ｉ／Ｏ領域２のＳＯＩ層１４ｂを完全空乏型Ｓｉチャネルとした複数のＭＯＳＦＥＴ３０とを備えている。 - 特許庁

Thereby, even if the power MOSFETs 65, 66 and diode 75 and lithium ion secondary battery are at separated locations, the lithium ion secondary battery 22 is warmed at discharge and the discharge time can be extended.例文帳に追加

そのため、パワーＭＯＳＦＥＴ65，66やダイオード75とリチウムイオン二次電池22が離れた位置にあっても、放電時にはリチウムイオン二次電池22が温められて、放電時間を延ばすことができる。 - 特許庁

When the drive abnormal detection signal Sb1 or Sb2 becomes the L level, the drive signals Sa1 and Sa2 become the L level for separating the MOSFETs 21, 22 from the booster circuit.例文帳に追加

駆動異常検出信号Ｓb1またはＳb2がＬレベルになると、駆動信号Ｓa1およびＳa2がＬレベルになり、昇圧回路からＭＯＳＦＥＴ２１、２２を切り離す。 - 特許庁

In this case, the heat from the power MOSFETs 65, 66 and diode 75 is transmitted to the lithium ion secondary battery 22 through the heat conductor 81.例文帳に追加

この場合、リチウムイオン二次電池22の放電時に、パワーＭＯＳＦＥＴ65，66やダイオード75からの熱が、熱伝導体81を経由してリチウムイオン二次電池22に伝えられる。 - 特許庁

A silicon germanium carbide semiconductor film, doped with high concentration impurities is used in a gate electrode 2 of a transistor, thus controlling the threshold voltage in each of P- and N-type MOSFETs.例文帳に追加

高濃度に不純物をドープしたシリコンゲルマニウムカーバイド半導体膜をトランジスタのゲート電極２に用いることにより、Ｐ型及びＮ型のいずれのＭＯＳＦＥＴに於いても、閾値電圧を制御できる。 - 特許庁

Equipment for a communication system has a semiconductor device, which is formed by integrating Schottky diode 20, an MOSFETs 30, 40, a capacitor 50 and an inductor 60 on an SiC substrate 10.例文帳に追加

通信システム用機器は、ＳｉＣ基板１０上にショットキーダイオード２０，ＭＯＳＦＥＴ３０，４０，キャパシタ５０及びインダクタ６０を集積してなる半導体デバイスを備えている。 - 特許庁

The power backup device has a heat conductor 81 which transmits the heat from power MOSFETs 65, 66 and a diode 75 being heating element to a lithium ion secondary battery 22.例文帳に追加

リチウムイオン二次電池22の放電時に、発熱体であるパワーＭＯＳＦＥＴ65，66やダイオード75からの熱をリチウムイオン二次電池22に伝える熱伝導体81を備えている。 - 特許庁

Respective source electrodes of the MOSFETs N1 and N2 are mutually electrically connected and respective drains thereof are connected to the output terminals OUT1 and OUT2.例文帳に追加

ＭＯＳＦＥＴＮ１、Ｎ２は、それぞれのソース電極同士を相互に電気的に接続し、それぞれのドレインを出力端子ＯＵＴ１、ＯＵＴ２に接続する。 - 特許庁

On the basis of an instruction from a controller 240, a PWM signal generation circuit generates a PWM signal for driving a solenoid, and supplies the generated signal to the corresponding n-channel MOSFETs.例文帳に追加

ＰＷＭ信号生成回路は、コントローラ２４０からの指令に基づき、ソレノイドを駆動するためのＰＷＭ信号を生成し、これを対応するｎチャネルＭＯＳＦＥＴに供給する。 - 特許庁

As a preferred embodiment, interconnections with super-low resistance can be realized by incorporating a high-density array, such as lateral power MOSFETs of BGA having the source electrodes or the drain electrodes interconnected in alternate manner.例文帳に追加

好適な実施例としては、ソース電極同士やドレイン電極同士が交互に相互接続されたＢＧＡのラテラルパワーＭＯＳＦＥＴ等の高密度アレイを組み込む事によって、超低抵抗の相互接続を実現することが出来る。 - 特許庁

Such MOSFETs can be readily formed by crystallographic etching of the semiconductor substrate to form the recesses with the slanted sidewall surfaces, followed by deposition of a stress-inducing dielectric layer thereover.例文帳に追加

このようなＭＯＳＦＥＴは、傾斜側壁表面を備えた陥凹部を形成するために半導体基板に結晶エッチングを施し、続いて、その上に応力誘導誘電体層を付着させることによって、容易に形成することができる。 - 特許庁

Temperature detection diodes 2a and 3a are fabricated, respectively, in semiconductor chips identical to power MOSFETs 2 and 3 connected in parallel in order to conduct a motor 4.例文帳に追加

モータ４に通電するために並列接続されたパワーＭＯＳＦＥＴ２、３と同一の半導体チップには、温度検出用ダイオード２ａ、３ａがそれぞれ作り込まれる。 - 特許庁

By the subthreshold characteristics, the MOSFETs 32 and 34 function as high resistances and transmit only DC level from the Vdc terminal side to the Vac terminal.例文帳に追加

サブスレッショルド特性により、ＭＯＳＦＥＴ３２，３４は高抵抗として機能し、専らＶdc端子側から直流レベルのみをＶac端子へ伝達する。 - 特許庁

The frequency conversion circuit comprises a switching circuit 11 constituted of MOSFETs (Q11-Q14), and resistors R11 and R12 for supplying a pair of receiving signals ±SRX to the switching circuit 11.例文帳に追加

ＭＯＳ−ＦＥＴ（Ｑ11〜Ｑ14）により構成されたスイッチング回路１１と、１対の受信信号±ＳRXをスイッチング回路１１に供給する抵抗器Ｒ11、Ｒ12とを設ける。 - 特許庁

In a pair of n-channel lateral MOSFETs 10 formed in the semiconductor device 1, drain contacts 32 for connecting drain electrodes 26 to drain regions 17 are disposed in two arrays.例文帳に追加

半導体装置１に形成された１対のｎチャネル横型ＭＯＳＦＥＴ１０において、ドレイン電極２６をドレイン領域１７に接続するドレインコンタクト３２を２列に配列する。 - 特許庁

To evaluate a dispersion in electric characteristic caused by a fine difference in structure of a semiconductor device in a characteristic dispersion evaluating method of the semiconductor device having MOSFETs.例文帳に追加

ＭＯＳＦＥＴを有する半導体装置の特性バラツキの評価方法に関し、半導体装置の微細な構造の差異に起因する電気的特性のばらつきの評価すること。 - 特許庁

Antenna patterns connected to gate electrodes of the MOSFETs constitute a predetermined antenna ratio suitably distributed in pattern shapes from 100 to 10,000 around, and plasma charge is captured, respectively.例文帳に追加

ＭＯＳＦＥＴのゲート電極に接続するアンテナパターンは、各パターン形状でもって１００〜１００００程度まで適当に振り分けた所定のアンテナ比を構成し、それぞれプラズマチャージが捕集される。 - 特許庁

A plurality of MOSFETs and an element separation area are constructed by a new manufacturing method using oxygen implantation, and a semiconductor integrated circuit device superior in performance is constituted.例文帳に追加

ゲート酸化膜厚の異なる複数のMOSFETおよび素子分離領域を酸素インプラを用いた新しい製造方法で構築し、パフォーマンスに優れた半導体集積回路装置を構成する。 - 特許庁

This alternator for vehicle comprises a rotor 2, which includes a permanent magnet, a stator 3 including an armature coil 31 and a rectifier 4 in which Schottky barrier diodes 44 to 46 are connected in series with MOSFETs 47 to 49.例文帳に追加

車両用交流発電機は、永久磁石を有する回転子２と、電機子巻線３１を有する固定子３と、ショットキーバリアダイオード４４〜４６がＭＯＳＦＥＴ４７〜４９に直列接続された整流器４とを備えている。 - 特許庁

In addition to the substrate 20, an inductor 31, a diode 32, a shunt resistor 33, and MOSFETs 34 and 35 are mounted in the periphery of the substrate on the leadframes 11-16.例文帳に追加

リードフレーム１１〜１６上には、基板２０の他に、その周囲に、インダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５が搭載される。 - 特許庁

In order to clamp the DC level at the Vac terminal to the DC level at the Vdc terminal, the Vac terminal and the Vdc terminal are connected through the channels of MOSFETs 32 and 34.例文帳に追加

Ｖac端子の直流レベルをＶdc端子の直流レベルにクランプするために、ＭＯＳＦＥＴ３２，３４のチャネルを介してＶac端子とＶdc端子とを接続する。 - 特許庁

The first/second MOSFETs are respectively provided with body diodes, the first body diode of the first MOSFET and the second body diode of the second MOSFET are connected in the opposite directions.例文帳に追加

第１及び第２のＭＯＳＦＥＴは、それぞれボディ・ダイオードを有し、第１のＭＯＳＦＥＴの第１のボディ・ダイオードと第２のＭＯＳＦＥＴの第２のボディ・ダイオードとは、反対方向に結合される。 - 特許庁

To reduce influence of data loss due to latch up, and operations of parasitic bipolar components and snap back operations of MOSFETs being the phenomenon similar to them in a semiconductor integrated circuit device having a SRAM cell array.例文帳に追加

ＳＲＡＭセルアレイを有する半導体集積回路装置において、ラッチアップや、寄生バイポーラ素子の動作又はこれらと同様な現象であるＭＯＳＦＥＴのスナップバック動作によるデータ消失の影響を低減する。 - 特許庁

The MOSFETs each comprise a gate electrode 34 and 54 formed on the semiconductor layer via a gate insulation film 32 and 52 and impurity diffusion regions 42 and 62.例文帳に追加

ＭＯＳＦＥＴは、半導体層上にゲート絶縁膜３２及び５２を介して設けられているゲート電極３４及び５４と、不純物拡散領域４２及び６２とを備えている。 - 特許庁

A switch driving circuit for giving a driving signal to the MOSFETs 10A and 10B by causing current flow from the battery 2 through a diode D1, resistors 11 and 12 and a switch for control 13 is provided.例文帳に追加

バッテリ２からダイオードＤ1と抵抗器１１及び１２と制御用スイッチ１３とを通して電流を流すことによりＭＯＳＦＥＴ１０Ａ及び１０Ｂに駆動信号を与えるスイッチ駆動回路を設ける。 - 特許庁

To provide a reliable motor controller for reducing a size and the number of wires in a motor controlling circuit of a brushless motor using power MOSFETs and a drive IC.例文帳に追加

パワーＭＯＳＦＥＴと駆動ＩＣを使用したブラシレスモータのモータ制御回路において、小型省配線で信頼性の高いモータ制御装置を提供する。 - 特許庁

The first circuit extracts first voltages, depending upon gate-source voltages of a plurality of MOSFETs selected with the select signal and formed in the same form through the same manufacturing stage.例文帳に追加

上記第１回路は、上記選択信号により選択され、互いに同じ製造過程をもって同一の形態として形成された複数からなるＭＯＳＦＥＴのゲート，ソース間電圧にそれぞれ依存した第１電圧として取り出す。 - 特許庁

N channel MOSFETs 101, 102 on a P type well region 11 comprise polycrystalline silicon gate electrodes 13a, 13b of practically the same size, respectively, through a gate oxide film 12.例文帳に追加

Ｐ型のウェル領域１１上の各ＮチャネルＭＯＳＦＥＴ１０１，１０２は、ゲート酸化膜１２を介して実質同一寸法の多結晶シリコンゲート電極１３ａ，１３ｂを有する。 - 特許庁

A switch circuit 10 for turning on/off current to be supplied to a load 7 from a battery 2 consists of two MOSFETs 10A and 10B whose sources are commonly connected.例文帳に追加

ソースを共通接続した２つのＭＯＳＦＥＴ１０Ａ及び１０Ｂにより、バッテリ２から負荷７に供給する電流をオンオフするスイッチ回路１０を構成する。 - 特許庁

The logic circuit 5 outputs a signal S2 in response to the signal S1 to make the MOSFETs Q2, Q3 conductive to supply power to a waveform shaping section 2 and to release the standby state.例文帳に追加

ロジック回路５は、信号Ｓ１に応じて信号Ｓ２を出力し、ＭＯＳＦＥＴＱ２、Ｑ３をオンとすることにより波形整形部２に流れる電源を供給し、スタンバイ状態を解除する。 - 特許庁

A constant current circuit consisting of a current mirror circuit is configured with an operational amplifier OP1, MOSFETs Q1, Q2, a resistor R3 and an R-2R ladder circuit 1.例文帳に追加

演算増幅器ＯＰ１とＭＯＳＦＥＴＱ１，Ｑ２と抵抗Ｒ３とＲ−２Ｒラダー回路１とによりカレントミラー回路よりなる定電流回路が構成される。 - 特許庁

When performing oscillation with low frequencies, control elements 15 and 17 are turned on, and MOSFETs 11, 13, 19 and 21 are connected in parallel with the tank circuit 3.例文帳に追加

低い周波数で発振する場合、制御素子１５と１７をオンさせ、タンク回路３に並列接続するＭＯＳＦＥＴを、１１、１３、１９、２１とする。 - 特許庁

By conducting the PW MOSFETs Q1, Q2 according to input periods of a positive control voltage and a negative control voltage generated from the commercial AC voltage, the commercial AC voltage is applied to the load LD.例文帳に追加

そして、このＰＷ ＭＯＳＦＥＴＱ１，Ｑ２を、商用交流電圧から生成された正制御電圧および負制御電圧の入力期間に応じて導通させることで、商用交流電圧を負荷ＬＤへ印加している。 - 特許庁

The apparatus makes full use of each response characteristic of MOSFETs 100 to 105 constituting the three-phase bridge circuit 10 and enlarges the voltage range and the current range capable of being output therefor.例文帳に追加

そのため、３相ブリッジ回路１０を構成するＭＯＳＦＥＴ１００〜１０５の個々の応答特性を活かすことができ、出力可能な電圧範囲及び電流範囲を拡大することができる。 - 特許庁

When a voltage generating in a photovoltaic diode array 4 is applied between gate sources of MOSFETs 6 and 7, it can be suppressed by a drop of voltage resulting from VF of one-step diode 9.例文帳に追加

光起電ダイオードアレー４に発生した電圧がＭＯＳＦＥＴ６、７のゲート・ソース間に印加されるとき、１段のダイオード９のＶＦによる電圧降下分だけに抑えることができる。 - 特許庁

N-type MOSFET chips 21, 22 approximate in forward voltage VF of parasitic diodes D1-D4 of power MOSFETs are specified and directly installed as a pair to a circuit board 3 after a semiconductor wafer 1 is divided.例文帳に追加

パワーＭＯＳＦＥＴの寄生ダイオードＤ１〜Ｄ４の順方向電圧ＶＦが近似しているＮ型ＭＯＳＦＥＴチップ２１，２２を特定し、それらをペアにして、半導体ウエハ１の分断後、直接回路基板３に組付ける。 - 特許庁