「MOSFETs」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A silicon layer 33 including the n-type well area 34 sandwiched between p-type well areas 44a, 44b constitutes common drain area 36 of the MOSFETs 21a, 21b.例文帳に追加

ｐ型ウェル領域４４ａ、４４ｂに挟まれたｎ型ウェル領域３４を含むシリコン層３３がＭＯＳＦＥＴ２１ａ、２１ｂの共通ドレイン領域３６を構成する。 - 特許庁

When a driving signal is output from a transmitting part 2, driving pulse signals each having five pulses are input simultaneously to the gates of MOSFETs of a center drive switch circuit 26VC and a peripheral drive switch circuit 26VS.例文帳に追加

送信部２から駆動信号が出力されたとき、中央駆動スイッチ回路２６ＶＣ及び周辺駆動スイッチ回路２６ＶＳのＭＯＳＦＥＴには、各々５個の駆動パルス信号が同時にゲート入力される。 - 特許庁

To provide a load driver capable of more surely preventing simultaneous turning-on of two MOSFETs even in application of an overvoltage and easily executing a high voltage application test.例文帳に追加

過電圧が印加された場合でも、２つのＭＯＳＦＥＴが同時にオンすることをより確実に防止すると共に、高電圧印加試験を容易に実施することができる負荷駆動装置を提供する。 - 特許庁

The inverter 1 comprises a low voltage power supply circuit 50 outputting a low voltage for driving MOSFETs 4u, 4v and 4w and for operating reverse voltage application circuits 6u, 6v and 6w.例文帳に追加

インバータ装置１は、ＭＯＳＦＥＴ４ｕ，４ｖ，４ｗの駆動用および逆電圧印加回路６ｕ，６ｖ，６ｗの動作用の低電圧を出力する低電圧電源回路５０を備えている。 - 特許庁

Current, flowing through MOSFETs 4u, 4v and 4w on the downstream side, have been detected via resistors 7u, 7v and 7w, and abnormality of each reverse voltage application circuit is determined, depending on the detection current.例文帳に追加

下流側のＭＯＳＦＥＴ４ｕ，４ｖ，４ｗを通して流れる電流が抵抗７ｕ，７ｖ，７ｗを介して検出されており、その検出電流に応じて各逆電圧印加回路の異常が判定される。 - 特許庁

In the motor control circuit 10 for the mirror arrangement, resistors 38, 40 and capacitors 40, 46 of timer circuits 34, 36 and gate and source terminals of MOSFETs 22, 24 are all connected in parallel to zener diodes 28, 30.例文帳に追加

ミラー装置用モータ制御回路１０では、タイマ回路３４，３６の抵抗３８，４４及びコンデンサ４０，４６、ＭＯＳＦＥＴ２２，２４のゲート・ソース端子は、共にツェナーダイオード２８，３０に並列接続されている。 - 特許庁

In a semiconductor relay, a clamp circuit having two resistors R1 and R2, and a diode D1 connected in parallel to the resistor R2 is connected between each gate and source of output MOSFETs 16a and 16b.例文帳に追加

出力用ＭＯＳＦＥＴ１６ａ、１６ｂの各ゲート・ソース間に、２つの抵抗Ｒ１、Ｒ２と、抵抗Ｒ２に並列に接続されたダイオードＤ１から構成されるクランプ回路を接続する。 - 特許庁

A series circuit comprising resistors R24-R20 and drains and sources of MOSFETs (Q24-Q20) is connected between a terminal T21 receiving an input signal and a terminal T22 from which an output signal is extracted.例文帳に追加

入力信号の供給される端子Ｔ21と、出力信号を取り出す端子Ｔ22との間に、抵抗器Ｒ24〜Ｒ20とＭＯＳ−ＦＥＴ（Ｑ24〜Ｑ20）のドレイン・ソース間との直列回路を接続する。 - 特許庁

To provide a semiconductor circuit device, which includes trench gate-type MOSFETs with each gate electrode completely embedded in a trench gate and which offers an excellent performance.例文帳に追加

トレンチゲートをゲート電極で完全に埋め込むトレンチゲート型ＭＯＳＦＥＴにおいて、パフォーマンスに優れた半導体回路装置を提供する。 - 特許庁

To provide a liquid crystal display system and a CCFL power converter circuit by using a high-efficiency zero-voltage switching technique that eliminates a switching loss related to power MOSFETs.例文帳に追加

電力ＭＯＳＦＥＴに関するスイッチング損失を除去する、高効率ゼロ電圧スイッチング技法を用いて、液晶表示システムとＣＣＦＬ電力変換回路を提供する。 - 特許庁

The MOSFET including the same gate length and gate insulating film among a plurality of MOSFETs has a structure that a single channel having the channel width W is provided or a plurality of channels having the channel width W are provided in parallel.例文帳に追加

ＭＯＳＦＥＴのうちで、ゲート長およびゲート絶縁膜が同一であるものは、チャネル幅がＷである単一のチャネルまたはチャネル幅がＷであるチャネルを複数並列した構造を有する。 - 特許庁

The bias section 2 has one constant current source 21, and the output section 3 has a current mirror circuit comprising two p-type MOSFETs (Q1, Q2).例文帳に追加

バイアス部２は１つの定電流源２１を有し、出力部３は２つのｐ型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）で構成のカレントミラー回路を有する。 - 特許庁

This gate signal is output to a motor drive circuit 8 from a pulse signal output part 73, and the motor drive circuit 8 supplies the gate signal to MOSFETs Q1 to Q6 for switching the direction of an armature current.例文帳に追加

このゲート信号は、パルス信号出力部７３からモータ駆動回路８に出力され、モータ駆動回路８は、ゲート信号をＭＯＳＦＥＴ Ｑ１〜Ｑ６に供給して、電機子電流の方向を切り替える。 - 特許庁

The MOSFETs 4, 5 are connected in inverse series by connecting gate electrodes 4a, 5a and source electrodes 4b, 5b to both terminals of the light receiving element 3, respectively, and connecting the source electrodes 4b, 5b with each other.例文帳に追加

ＭＯＳＦＥＴ４，５は、ゲート電極４ａ，５ａ及びソース電極４ｂ，５ｂが各々受光素子３の両端に接続され且つソース電極４ｂ，５ｂ同士が接続されて逆直列接続される。 - 特許庁

Drain electrodes (not illustrated) of the MOSFETs 4, 5 are surface-mounted at one terminal side of the second and third conductor portions 8 and 9, and another terminal side is connected with an output-side external circuit.例文帳に追加

第２及び第３の導体部８，９の一端側にはＭＯＳＦＥＴ４，５のドレイン電極（図示せず）が表面実装され、他端側は出力側の外部回路と接続される。 - 特許庁

To reduce switching losses caused by reverse recovery of body diodes of MOSFETs used as switching elements, and to increase switching frequencies.例文帳に追加

スイッチング素子として使用されるＭＯＳＦＥＴのボディダイオードの逆回復に起因したスイッチング損失を低減するとともに、スイッチング周波数の高周波化を図る。 - 特許庁

A semiconductor relay 1 includes a light emitting element 2, a light receiving element 2, MOSFETs 4, 5, a terminal piece 6, first to third conductor parts 7, 8, 9 and a package 10.例文帳に追加

半導体リレー１は、発光素子２と受光素子３とＭＯＳＦＥＴ４，５と端子片６と第１〜３の導体部７，８，９とパッケージ１０とを備える。 - 特許庁

The power circuit includes a control circuit 210 that outputs a voltage of a battery 100 or a voltage obtained by boosting the voltage of the battery 100, by controlling drive circuits 206, 207 and driving MOSFETs 204, 205.例文帳に追加

電源回路は、ドライブ回路２０６、２０７を制御してＭＯＳＦＥＴ２０４、２０５を駆動させることにより、バッテリ１００の電圧、又は、バッテリ１００の電圧を昇圧した電圧を出力させる制御回路２１０を備える。 - 特許庁

The voltage-current measuring apparatus comprises: analog switches 39 and 40 for switching the input of a differential amplifier 17; and MOSFETs 34 and 35 for detaching a current detecting resistance 38 from input terminals 31a and 31b.例文帳に追加

差動増幅器１７の入力を切り替えるアナログスイッチ３９および４０と、電流検出抵抗３８を入力端子３１ａ、３１ｂから切り離すＭＯＳＦＥＴ３４および３５を具備した。 - 特許庁

To provide a method of constructing corner models in the case where electric characteristics vary in opposite directions, regarding a method of constructing SPICE corner models of MOSFETs.例文帳に追加

ＭＯＳＦＥＴのＳＰＩＣＥコーナーモデルの作成方法に関し、電気特性のバラツキの方向が逆方向となる場合のコーナーモデルの作成方法を提供する。 - 特許庁

A second source line connected with the sources of the second conductivity type MOSFETs constituting the first and second CMOS inverter circuits is connected with a second power line corresponding to it.例文帳に追加

上記第１及び第２ＣＭＯＳインバータ回路を構成する第２導電型ＭＯＳＦＥＴのソースが接続された第２ソース線は、それに対応した上記第２電源線と接続する。 - 特許庁

Also, the switching element is constituted by parallel connecting the one or more IGBTs Z 3 and one or more metal-oxide film semiconductor field effect transistors (MOSFETs) M3 to each other.例文帳に追加

また、一つ以上の絶縁ゲートバイポーラトランジスタＺ３と一つ以上の金属酸化膜半導体電界効果トランジスタＭ３を互いに並列に連結して構成する。 - 特許庁

Besides, the composition ratio of Ge in the thin-film SiGe layer on the insulating film in the part constituting the MOSFETs is made higher than that in the part constituting the HBT.例文帳に追加

さらにＭＯＳＦＥＴを構成する部分の絶縁膜上の薄膜ＳｉＧｅ層のＧｅ組成を、ＨＢＴを構成する部分のそれより高くする。 - 特許庁

A switched reluctance machine is energized by a phase-shifting circuit having four active switches, and the switches are preferably MOSFETs and are disposed in a bridge configuration.例文帳に追加

スイッチトリラクタンス機械は、４つの能動スイッチを有する位相回路によって通電され、前記スイッチは、好ましくはＭＯＳＦＥＴであり、ブリッジ構成で配置される。 - 特許庁

Thus, parasitic bipolar transistors of all MOSFETs to form the multi-finger structure are turned on in such a manner that the current of a large capacity flows at the time of an ESD.例文帳に追加

これにより、マルチフィンガ構造をなすすべてのMOSFETの寄生バイポーラトランジスタをターンオンさせてESD現象時に大容量の電流を流すことができる。 - 特許庁

The MOSFET Q2 is turned on and off during the period from the time, when the power is impressed to the time when a voltage across the terminals of the smoothing capacitor C0 reaches a desired voltage, while the remaining MOSFETs Q1, Q3, Q4 are kept at in 'off' state.例文帳に追加

電源投入から平滑コンデンサＣ０の両端電圧が所望電圧に達するまでの期間にはＭＯＳＦＥＴＱ２をオンオフさせるが、残りのＭＯＳＦＥＴＱ１，Ｑ３，Ｑ４はオフに保たれる。 - 特許庁

To provide a one dimensional discrete-time dynamical system circuit using a nonlinear resistance circuit comprising a floating gate MOSFETS, which has a simple circuit configuration and is small-sized and has a high speed and has variable characteristics.例文帳に追加

簡単な回路構成で、小型かつ高速、さらに特性の可変な、フローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路を提供する。 - 特許庁

In power MOSFETs, the total amount of impurities in an n pillar layer 3 having a super junction structure and that of impurities in a p pillar layer 4 is set to be smaller than that at the center in the longitudinal direction at the edge of the side of a source electrode 9.例文帳に追加

パワーＭＯＳＦＥＴにおいて、スーパージャンクション構造をなすｎピラー層３の不純物量とｐピラー層４の不純物量との和を、ソース電極９側の端部において縦方向中央部よりも低くする。 - 特許庁

In a motor drive circuit 9, four MOSFETs 13, 14, 15, 16 are connected in H-bridge configuration, and respective body diode (D1-D4) is connected between the source and the drain of each MOSFET (13-16).例文帳に追加

モータ駆動回路９には、４個のＭＯＳＦＥＴ１３，１４，１５，１６がＨブリッジ型に接続され、ＭＯＳＦＥＴ１３〜１６にはそれぞれ、ドレイン−ソース間にボディダイオードＤ１〜Ｄ４が接続されている。 - 特許庁

A motor drive circuit 71 for supplying a drive current to the motor 4 is an inverter circuit, where a serial circuit consisting two MOSFETs 711, 712 is connected, in parallel in the same number as the number of phases of the motor 4.例文帳に追加

電動モータ４に駆動電流を供給するためのモータ駆動回路７１は、２個のＭＯＳＦＥＴ７１１，７１２の直列回路を電動モータ４の相数と同じ数だけ並列に接続したインバータ回路である。 - 特許庁

N-channel MOSFETs Qn1 to Qnn constitute a semiconductor switch QN wherein the respective gate terminals are connected with a N-channel MOSFET gate drive circuit 2 and drains and sources thereof are connected in common with a diode D for commutation.例文帳に追加

ＮｃｈＭ０ＳＦＥＴＱn1〜Ｑnnは、各ゲート端子がＮｃｈＭ０ＳＦＥＴゲート駆動回路２に接続され、転流用のダイオードＤに対して各ドレーン、ソースが共通に接続された半導体スイッチＱNを構成している。 - 特許庁

Therefore, even when characteristics of the MOSFET 1 are varied with respect to characteristics of the other MOSFET, the power cycle test can be performed simultaneously on a plurality of MOSFETs 1.例文帳に追加

このため、ＭＯＳＦＥＴ１の特性が他のＭＯＳＦＥＴの特性に対してばらつきがあっても、複数のＭＯＳＦＥＴ１に対して同時にパワーサイクル試験を行うことができる。 - 特許庁

In a wafer check step, electrodes 9, 10, 11 are set to a ground level and a test voltage is applied to an electrode 8, thereby applying a test voltage higher than that in normal operation to gate oxide films of MOSFETs Q1, Q2.例文帳に追加

ウェハ検査工程では、電極９、１０、１１をグランドレベルに設定し、電極８にテスト電圧を印加することで、ＭＯＳＦＥＴＱ１、Ｑ２のゲート酸化膜に通常動作時よりも高いテスト電圧を加える。 - 特許庁

Second terminals of the gate resistances 50, 51, 52, 53 disposed for the respective MOSFETs 30, 31, 32, 33 are connected to a pulse generation circuit 60 via a gate voltage application line L3.例文帳に追加

ＭＯＳＦＥＴ３０，３１，３２，３３毎に設けられたゲート抵抗５０，５１，５２，５３の第２の端子がゲート電圧印加ラインＬ３を介してパルス発生回路６０と接続されている。 - 特許庁

In short, the first and second switching circuits 32 and 33 are controlled to be one of three different on/off states by the voltage (signal level) of a connection point of the two MOSFETs 41 and 42.例文帳に追加

つまり、２つのＭＯＳＦＥＴ４１，４２の接続点の電圧（信号レベル）によって、第１及び第２スイッチング回路３２，３３が、相異なる３つのオン／オフ状態に制御される。 - 特許庁

D-MOSFETs 100 manufactured as mentioned above are each provided with a silicon substrate which is 50 to 100 μm thick and much thinner than a conventional one whose thickness is 400 μm, so that the D-MOSFET 100 can be remarkably reduced in ON resistance.例文帳に追加

このようにして製造されたＤ−ＭＯＳＦＥＴ１００は、シリコン基板の厚みが従来の４００μｍと比較して５０〜１００μｍと非常に薄いことから、そのオン抵抗が大幅に低減される。 - 特許庁

The main bodies 22 of a plurality of MOSFETs 21 mounted on the board 18 are respectively brought into contact with the heat transfer body 23 in a state that a silicon sheet 24 is interposed between the board 18 and the heat transfer body 23.例文帳に追加

熱伝達体２３には、電力用回路基板１８に実装した複数のＭＯＳＦＥＴ２１の各本体２２が、シリコンシート２４を介在した状態で当接されている。 - 特許庁

A housing 10 is nearly in a rectangular parallelepiped shape and elements such as the photovoltaic element SB and MOSFETs 1 and 2 are mounted in a recessed part 11 formed on one surface.例文帳に追加

ハウジング１０は略直方体状であって、一面に設けられた凹所１１内に光起電力素子ＳＢやＭＯＳＦＥＴ１，２などの素子が実装される。 - 特許庁

A pair of the N-well regions 12 are formed next to a pair of the P-well regions 14, and MOSFETs are produced in the region 12a and the region 14a.例文帳に追加

Ｎウエル領域１２のペアはＰウエル領域１４のペアの隣に形成され、そして、ＭＯＳＦＥＴが領域１２ａおよび領域１４ａにおいて製造される。 - 特許庁

An operating circuit for the MOSFETs of a MOS rectifier type alternator is comprised of a rectifier input/output voltage taking-in portion, an on/off determining circuit portion, an on/off decision logic circuit portion, an output buffer portion, a diagnosing portion, and others.例文帳に追加

ＭＯＳ整流型オルタネータのＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

Each of the first and second switch MOSFETs has a capacitor element for fixing a change in a drain voltage when a current is allowed to flow into the load capacitor of the first voltage line in the ON state between a gate and a drain.例文帳に追加

上記第１及び第２スイッチＭＯＳＦＥＴは、オン状態となって上記第１電圧線の負荷容量に電流を流すときのドレイン電圧の変化を一定にする容量素子をゲートとドレインとの間に有する。 - 特許庁

A driving circuit 1 includes external CR circuits 2, 3 for setting a time constant and a driving signal generation circuit 4 and drives gates of MOSFETs M1, M2 according to a generated driving signal.例文帳に追加

駆動回路１は、時定数を設定するための外付けＣＲ回路２，３と、駆動信号生成回路４とを有し、生成された駆動信号によりＭＯＳＦＥＴＭ１，Ｍ２のゲートを駆動する。 - 特許庁

A p-channel MOSFET 101 and an n-channel MOSFET 102 are formed in n-type semiconductor layers 3 on an SOI substrate 200 and a heavily doped impurity diffused region 10 is formed in such a way as to encircle these MOSFETs.例文帳に追加

ＳＯＩ基板２００上のｎ形半導体層３にｐチャネルＭＯＳＦＥＴ１０１とｎチャネルＭＯＳＦＥＴ１０２が形成され、これらを取り囲むように、高濃度の不純物拡散領域１０を形成する。 - 特許庁

The 2nd conversion circuit 15 consists of MOSFETs manufactured by a high dielectric strength process and a power supply voltage E2 of a high voltage power supply system is applied to the circuit 15.例文帳に追加

第２変換回路１５を高耐圧用プロセスを用いて製造したＭＯＳＦＥＴで構成し、高電圧電源系の電源電圧Ｅ２を供給する。 - 特許庁

A speed control computing portion 46 outputs a PWM signal to a predriver circuit 48 to switch and alternately turn on and off the MOSFETs 70A to 70C and 72A to 72C of a three-phase inverter 50.例文帳に追加

速度制御演算部４６はＰＷＭ信号をプリドライバ回路４８へ出力し、三相インバータ５０の各ＭＯＳＦＥＴ７０Ａ〜７０Ｃ、７２Ａ〜７２Ｃをスイッチングさせて交互にオン、オフさせる。 - 特許庁