「Memory Array」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

That is, the shield wirings 24 are formed on a memory cell array area in which the wirings 21 are not formed.例文帳に追加

すなわち、シールド配線２４は配線２１が形成されていないメモリセルアレイ領域上に形成される。 - 特許庁

At the time, voltage output ends of the word line and memory array substrate are driven respectively to a ground potential.例文帳に追加

このとき、ワード線及びメモリアレイ基板電圧の電圧出力端をそれぞれ接地電位にドライブする。 - 特許庁

Write prohibition data to the memory cell array are selectively stored in the storing part in a setting mode.例文帳に追加

この記憶部には、設定モードにおいて、メモリセルアレイに対する書き込み禁止データが選択的に記憶される。 - 特許庁

The data storage device (22) includes a cross-point memory array (25) formed on a dielectric substrate material (50).例文帳に追加

誘電体基板材料(50)上に形成される交点メモリアレイ(25)を含むデータ記憶装置(22)が開示される。 - 特許庁

The nonvolatile semiconductor memory unit is disclosed with a bit line extending in one direction on the cell array.例文帳に追加

セルアレイの一方向に延在するビットラインを有する不揮発性半導体メモリ装置が開示される。 - 特許庁

Thereby, access for a memory cell MC in a plurality of cell array blocks can be performed by one sense amplifier SA.例文帳に追加

これにより、１つのセンスアンプＳＡで複数のセルアレイブロック内にあるメモリセルＭＣのアクセスが可能となる。 - 特許庁

To increase the number of pipelines without increasing the usage of a memory in a computer which performs array calculation.例文帳に追加

配列計算を行なう計算機において、メモリの使用量を増やさずにパイプラインの数を増加させる。 - 特許庁

To provide a disk array controller which has a high memory throughput matching with high internal bus performance.例文帳に追加

高い内部バス性能に見合った高いメモリスループットを持つディスクアレイ制御装置を提供することにある。 - 特許庁

A p-type sense amplifier SAP is located at the position between this decoupling circuit Td and a memory array 1.例文帳に追加

このデカップリング回路Ｔｄとメモリセルアレイ１との間の位置に、ｐ型センスアンプＳＡＰが位置する。 - 特許庁

To provide a ferroelectric type nonvolatile semiconductor memory array permitting its application to random access use.例文帳に追加

ランダムアクセス用途への適用を可能とする強誘電体型不揮発性半導体メモリアレイを提供する。 - 特許庁

The upper surface of the semiconductor substrate 46 is lower in the memory array portion 42 than in the peripheral circuit portion 44.例文帳に追加

半導体基板４６の上面は、周辺回路部４４よりもメモリアレイ部４２の方が低くなる。 - 特許庁

The memory cell array region has a plurality of sector regions 0, 1, etc., divided in the second direction B.例文帳に追加

前記メモリセルアレイ領域は、第２の方向Ｂで分割された複数のセクタ領域０，１，…を有する。 - 特許庁

The sense amplifier circuit 10 is used to read data from the memory cell array 4 via read lines LIOFx, LIOBx (x=0, 1).例文帳に追加

センスアンプ回路１０は、読み出し線ＬＩＯＦｘ，ＬＩＯＢｘ（ｘ＝０，１）を介してメモリセルアレイ４からデータを読み出すために用いる。 - 特許庁

A data storage device (110) includes a cross point array (112) of a resistive memory device (114), and a plurality of cut-off elements (120).例文帳に追加

データ記憶デバイス(110)は、抵抗性メモリ素子(114)のクロスポイントアレイ(112)と、複数の遮断素子(120)とを含む。 - 特許庁

Same control is performed for the other commands for rewriting the non-volatile memory cell array 10.例文帳に追加

不揮発性メモリセルアレイ１０の書き換えを行うための他のコマンドに対しても同様の制御を行う。 - 特許庁

The ECC circuit 20 calculates ECC for write data DW written in the memory cell array 10.例文帳に追加

ＥＣＣ回路２０は、メモリセルアレイ１０に書き込まれるライトデータＤＷに対してＥＣＣを算出する。 - 特許庁

The semiconductor storage comprises: a memory cell array 4; a R/W control circuit 5; and a reference resistance circuit.例文帳に追加

半導体記憶装置は、メモリセルアレイ４と、Ｒ／Ｗ制御回路５と、基準抵抗回路とを備える。 - 特許庁

A plurality of dummy memory cells RDC constituting the dummy row array 4 are connected to the dummy word line 5.例文帳に追加

このダミーワード線５には、ダミーロウアレイ４を構成する複数のダミーメモリセルＲＤＣが接続されている。 - 特許庁

An MRAM cell array includes a memory cell group 200 and a reference cell, connected to the same bit line BL2.例文帳に追加

ＭＲＡＭセルアレイは、同じビット線ＢＬ２に接続されたメモリセルグループ２００と参照セルとを含む。 - 特許庁

The array T is treated as a pushdown memory with top as a pointer to the uppermost element. 例文帳に追加

この配列Ｔは、先頭を最上位の要素へのポインタとして持つプッシュダウン記憶として扱われる。 - コンピューター用語辞典

To provide a floating gate memory array which can store a plurality of bits for each cell and which is operated with a page mode.例文帳に追加

セル毎に複数ビットを記憶でき、ページモードで作動する浮動ゲートメモリアレーを提供すること。 - 特許庁

The dummy through-holes 23a are arranged so as to surround all the through-holes 23 or a memory cell array region.例文帳に追加

ダミースルーホール２３ａは、スルーホール２３全体すなわちメモリセルアレイ領域を囲むように配置される。 - 特許庁

To provide a test method of FPGA(field programmable gate array) using a NVM(non-volatile memory) for a programmable mutual connection body.例文帳に追加

プログラマブルな相互接続体のためのＮＶＭメモリセルを使用するＦＰＧＡのテスト方法を提供。 - 特許庁

In a virtual ground memory cell array, storage states of an initial step and a final step of respective bits are discriminated.例文帳に追加

仮想接地メモリセルアレイにおいて、各ビットの初期段階と終止段階との記憶状態を判定する。 - 特許庁

The three-dimensional nonvolatile semiconductor memory comprises: a memory cell array 2 with multiple memory cells stacked on a semiconductor substrate and multiple first conductive layers connected with the multiple memory cells; a dummy laminate structure 13 with multiple second conductive layers stacked on the semiconductor substrate and surrounds the memory cell array 2; and a metal layer 23A arranged on the memory cell array 2 and the dummy laminate structure 13.例文帳に追加

実施形態に係わる三次元不揮発性半導体メモリは、半導体基板上に積み重ねられる複数のメモリセル及び複数のメモリセルに接続される複数の第１導電層を備えるメモリセルアレイ２と、半導体基板上に積み重ねられる複数の第２導電層を備え、メモリセルアレイ２を取り囲むダミー積層構造１３と、メモリセルアレイ２上及びダミー積層構造１３上に配置される金属層２３Ａとを備える。 - 特許庁

By moving data stored in a cache memory in a disk array unit shift to a cache memory of a disk array unit which most frequently accesses data, the data are arranged so as to eliminate the need of communication between disk array units at a writing/reading request from a host computer.例文帳に追加

ディスクアレイユニット内のキャッシュメモリに格納されているデータを当該データを最頻にアクセスするディスクアレイユニットのキャッシュメモリに移動することにより、ホストコンピュータからの書き込み／読み出し要求時にディスクアレイユニット間の通信が不要になるようにデータを配置する。 - 特許庁

A resistive cross point memory (RXPtM) cell array device 10 (one example of which is a magnetic random access memory(MRAM) device) includes a chip 40 on which an array 12 of RXPtM cells is formed, an array 44 of sense amplifiers used in sensing resistance values of the RXPtM cells 14, and an input/output(I/O) controller 48 are formed.例文帳に追加

抵抗性交点メモリ(RXPtM)セルアレイデバイス10（この１つの例は、磁気ランダムアクセスメモリ(MRAM)デバイスである）は、RXPtＭセルのアレイ１２、RXPtＭセル14の抵抗値を読み取る際に使用されるセンス増幅器のアレイ44、及び、入力／出力(I/O)コントローラ48が形成されたチップ40を備える。 - 特許庁

The semiconductor memory device includes: a first memory cell array 201 in which a plurality of first memory cells 101 reading or writing data are arranged in a matrix; and a second memory cell array 202 in which a plurality of second memory cells 102 for amplifying and storing data of some first memory cells 101 among the plurality of the first memory cells 101 arranged in a corresponding column are arranged in a matrix.例文帳に追加

本発明にかかる半導体記憶装置は、データの読み出し又は書き込みが行われる第１のメモリセル１０１が行列状に複数配置された第１のメモリセルアレイ２０１と、対応する列に配置された複数の第１のメモリセル１０１のうち、何れかの第１のメモリセル１０１のデータを増幅し記憶する第２のメモリセル１０２が、行列状に複数配置された第２のメモリセルアレイ２０２と、を備える。 - 特許庁

The refresh control part is provided with a target memory cell group setting part for setting a portion of the target memory cell group in the memory cell array, a refresh address generating part for sequentially generating a plurality of refresh addresses that can designate all memory cells in the memory cell array, and a refresh address determining part for determining whether an attention refresh address designates the target memory cell group.例文帳に追加

リフレッシュ制御部は、メモリセルアレイ内の一部の対象メモリセル群を設定するための対象メモリセル群設定部と、メモリセルアレイ内のすべてのメモリセルを指定可能な複数のリフレッシュアドレスを順次発生させるリフレッシュアドレス発生部と、注目リフレッシュアドレスが対象メモリセル群を指定しているか否かを判定するためのリフレッシュアドレス判定部と、を備える。 - 特許庁

The semiconductor storage device 100 comprises a memory cell array MCA including memory cells MC arranged in a matrix form, a plurality of word lines WL connected to the memory cells MC of each row in the memory cell array MCA, and a counter cell array CCA which includes counter cells prepared correspondingly to each word line, and stores the frequency of activating the word lines WL for reading the data of the memory cells MC.例文帳に追加

半導体記憶装置１００は、マトリクス状に配置されたメモリセルＭＣを含むメモリセルアレイＭＣＡと、メモリセルアレイＭＣＡの各行のメモリセルＭＣに接続された複数のワード線ＷＬと、ワード線ＷＬの各々に対応して設けられたカウンタセルＣＣを含み、メモリセルＭＣのデータを読み出すためにワード線ＷＬを活性化させた回数を記憶するカウンタセルアレイＣＣＡとを備えている。 - 特許庁

The nonvolatile semiconductor memory comprises a memory cell array including nonvolatile memory cells, a sense amplifier for verifying discriminating data of the memory cell array at program operation, a data input buffer receiving data from the outside, and a coincidence/noncoincidence determination circuit determining whether an input password inputted to the data input buffer from the outside coincides with a readout password read from the memory cell array and determined by the sense amplifier for verifying or not.例文帳に追加

不揮発性半導体記憶装置は、不揮発性メモリセルを含むメモリセルアレイと、プログラム動作時にメモリセルアレイのデータを判定するベリファイ用センスアンプと、外部からのデータを受け取るデータ入力バッファと、外部からデータ入力バッファに入力される入力パスワードとメモリセルアレイから読み出されベリファイ用センスアンプでデータ判定される読み出しパスワードとが一致するか否かを判定する一致／不一致判定回路を含む。 - 特許庁

This disk array controller provided with a channel IF part, a disk IF part, a cache memory part and a shared memory part and plural disk array control units to read/write data, has a mutual coupling network to connect the shared memories in the plural disk array control units and a mutual coupling network to connect the cache memory parts in the plural disk array control units are provided.例文帳に追加

チャネルＩＦ部と、ディスクＩＦ部と、キャッシュメモリ部と、共有メモリ部とを有し、データのリード／ライトを行うディスクアレイ制御ユニットを、複数ユニット有するディスクアレイ制御装置において、複数のディスクアレイ制御ユニット内の共有メモリ部間を接続する相互結合網と、複数のディスクアレイ制御ユニット内のキャッシュメモリ部間を接続する相互結合網を有する。 - 特許庁

In s memory cell array 1, a memory cell range being a unit of data erasion is made one block, assembly of blocks of one to plural is made one core and plural cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

In addition to a 16-bit-word memory 102 which performs standard operation, a 17th bit is used by a 2nd memory array 104 to obtain variable word length.例文帳に追加

標準動作を行う１６ビットワードのメモリ１０２の他に、第二のメモリ列１０４で１７番目のビットを使用することにより可変ワード長を達成する。 - 特許庁

To provide a memory array which can simplify processes, and in which a logic circuit is sufficiently fast and a holding time of information stored in a memory transistor is sufficiently long.例文帳に追加

プロセスを簡略化でき、論理回路は十分に速く、メモリートランジスタに格納された情報の保持時間は十分に長いメモリーアレイを提供する。 - 特許庁

The magnetic random access memory is provided with a reference cells in a memory cell array 11 and is constituted in such a manner that the data of the reference cell in the readout is inverted to prevent the data of the selected cell from changing.例文帳に追加

メモリセルアレイ１１に参照セルを設け、読み出し時に参照セルのデータを反転し、選択セルのデータを変化させないようにしている。 - 特許庁

A memory cell array is provided with a pair of reference cells 10a, 10b for each same control word line CWL to which a plurality of memory cells 10 are connected.例文帳に追加

メモリセルアレイには、複数のメモリセル１０が接続される同一のコントロールワード線CWL 毎に一対の基準セル１０ａ，１０ｂがそれぞれ設けられている。 - 特許庁

The respective memory cells constituting a memory cell array is provided with MISFETs (Semiconductor Metal Semiconductor Field-Effect Transistors) Tr1 and MISFETs Tr2 having a common floating body 30.例文帳に追加

メモリセルアレイを構成する各メモリセルは、フローティングボディ３０を共通にするＭＩＳＦＥＴ Ｔｒ１とＭＩＳＦＥＴ Ｔｒ２とを備えている。 - 特許庁

At the first booting of the flash memory, a defective block mapping table stored in a predetermined block in a memory cell array is stored in a defective block mapping register part.例文帳に追加

フラッシュメモリの最初ブーティング時、メモリセルアレイ部の所定のブロックに貯蔵された不良ブロックマッピングテーブルは、不良ブロックマッピングレジスター部に貯蔵される。 - 特許庁

A memory cell transistor array 1 comprises a plurality of memory cells, each of which has a state of distribution of three or more threshold voltages in a single charge storage part.例文帳に追加

メモリセルトランジスタアレイ１を単一の電荷蓄積箇所に３つ以上のしきい値電圧分布の状態を有する複数のメモリセルで構成する。 - 特許庁

In a page mode write-in method of a non-volatile memory being electrically erasable and programmable in an integrated circuit, a written page corresponds to a column of a memory array.例文帳に追加

集積回路内の電気的に消去プログラム可能な不揮発性メモリのページモード書込み方法において、書込むページはメモリアレイの列に対応する。 - 特許庁

The plurality of word line drivers 15-1 to 15-4 are connected to the plurality of memory cells arranged in the row direction of the memory cell array by a plurality of word lines.例文帳に追加

複数のワード線ドライバ１５−１〜１５−４のそれぞれと、メモリセルアレイのロウに配置された複数のメモリセルは複数のワード線により接続される。 - 特許庁

To provide a semiconductor device achieving a large storage capacity of a memory array formed by disposing dynamic type memory cells in a matrix shape and improvement of its refreshment characteristics.例文帳に追加

ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイの大記憶容量化と、そのリフレッシュ特性の改善を図った半導体装置を提供する。 - 特許庁

To provide a semiconductor memory device capable of achieving a reduced circuit scale and improving characteristics, by reducing parasitic capacity of a memory cell array.例文帳に追加

メモリセルアレイの寄生容量を低減して、回路規模の縮小や特性の向上を実現することが可能な半導体記憶装置を提供する。 - 特許庁

A flash memory device 1 includes a memory cell array 3, a data register 6, a state machine 7, an input/output pad 8, a row decoder 9, and a column decoder 10.例文帳に追加

フラッシュメモリデバイス１は、メモリセルアレイ３、データレジスタ６、ステートマシン７、入力／出力パッド８、行デコーダ９、及び列デコーダ１０を含んでいる。 - 特許庁