「P-MOSFET」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To enhance NBTI resistance of a p-type MOSFET.例文帳に追加

Ｐ型ＭＯＳＦＥＴのＮＢＴＩ耐性を向上させる。 - 特許庁

Moreover, the circuit is provided with a circuit for compensating the output level of p-channel MOSFET 2(CMOS inverters 7, 8, p-channel MOSFET 9 and n-channel MOSFET 10) and the circuit for compensating the output level of n-channel MOSFET 5(n-channel MOSFET 11 and p-channel MOSFET 12).例文帳に追加

更に、上記ｐチャネルＭＯＳＦＥＴ２の出力レベル補償回路（ＣＭＯＳインバータ７、８、ｐチャネルＭＯＳＦＥＴ９、及びｎチャネルＭＯＳＦＥＴ１０）と、ｎチャネルＭＯＳＦＥＴ５の出力レベル補償回路（ｎチャネルＭＯＳＦＥＴ１１及びｐチャネルＭＯＳＦＥＴ１２）を設ける。 - 特許庁

The power MOSFET is a trench gate vertical P-channel MOSFET, and the conductivity type of its gate electrode 6 is a P-type.例文帳に追加

パワーＭＯＳＦＥＴがトレンチゲート縦型ＰチャネルＭＯＳＦＥＴであって、そのゲート電極６の導電型をＰ型とする。 - 特許庁

To demonstrate the performance of a p-type MOSFET to the maximum extent while controlling the leakage current of an n-type MOSFET in a semiconductor device provided with the n-type MOSFET and the p-type MOSFET.例文帳に追加

Ｎ型ＭＯＳＦＥＴおよびＰ型ＭＯＳＦＥＴを備える半導体装置において、Ｎ型ＭＯＳＦＥＴのリーク電流を抑制しつつ、Ｐ型ＭＯＳＦＥＴの性能を最大限に発揮させる。 - 特許庁

HETERO INTEGRATION TYPE STRAINED SILICON N-TYPE MOSFET, P-TYPE MOSFET, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ヘテロ集積型歪みシリコンｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴ及びその製造方法 - 特許庁

Moreover, the gate electrodes of a P-channel MOSFET and an N-channel MOSFET are formed, by using the source/drain forming mask of the P-channel MOSFET and the source/drain forming mask of the N-channel MOSFET respectively.例文帳に追加

さらに、Ｐチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴのゲート電極を、ＰチャネルＭＯＳＦＥＴのソースドレイン形成マスク、ＮチャネルＭＯＳＦＥＴのソースドレイン形成マスクを用いて形成している。 - 特許庁

To improve the yield of manufacturing by suppressing variations in a threshold voltage of a P-channel MOSFET in a semiconductor device comprising an N-channel MOSFET and the P-channel MOSFET.例文帳に追加

ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴを備える半導体装置において、ＰチャネルＭＯＳＦＥＴの閾値電圧のばらつきを抑制し、製造歩留まりを上げる。 - 特許庁

To selectively form a silicon-germanium layer by a p-type MOSFET region and an n-type MOSFET region.例文帳に追加

ｐ型ＭＯＳＦＥＴ領域とｎ型ＭＯＳＦＥＴ領域とで、選択的にシリコン・ゲルマニウム層を形成する。 - 特許庁

The control voltage VDRV to a P channel MOSFET driving circuit 12 is provided with an amplitude of almost equal to potential width |VDD-VSS| of an external power supply voltage by the operation of the cross coupling type amplifier circuit 14 and the P channel MOSFET driving circuit 12 has the high load current ability.例文帳に追加

ＰチャネルMOSFET駆動回路１２への制御電圧（VDRV）は、前記交差結合型アンプ回路１４の動作により、ほぼ外部電源電圧の電位幅｜VDD—VSS｜の振幅を得て、ＰチャネルMOSFET駆動回路１２は大負荷電流能力を持つ。 - 特許庁

A p^+-region is formed by using the source/drain of a MOSFET.例文帳に追加

ｐ＋領域は、ＭＯＳＦＥＴソース／ドレインを用いて形成することになる。 - 特許庁

HIGH WITHSTAND VOLTAGE P-TYPE MOSFET AND POWER CONVERSION APPARATUS USING IT例文帳に追加

高耐圧ｐ型ＭＯＳＦＥＴ及びそれを用いた電力変換装置 - 特許庁

A second p-type MOSFET 18 is connected between the first p-type MOSFET and the power potential end, and a first control signal is supplied to the gate thereof.例文帳に追加

第２ｐ型ＭＯＳＦＥＴ１８は、第１ｐ型ＭＯＳＦＥＴと電源電位端との間に接続され、ゲートに第１制御信号が供給される。 - 特許庁

When the level of a control voltage Vctrl is high (an oscillated frequency fosc is high), only the P-MOSFET M1 is conductive but a P-MOSFET M2 is not conductive.例文帳に追加

制御電圧Ｖｃｔｒｌが高い時には（発振周波数ｆｏｓｃは高い）、Ｐ−ＭＯＳＦＥＴのＭ１のみをオンしＭ２はオフである。 - 特許庁

A P-MOSFET M1 is always conductive by its bias voltage and a current Icc corresponding to a current flowing to the P-MOSFET M1 is supplied to an amplifier 3.例文帳に追加

Ｐ−ＭＯＳＦＥＴＭ１は、バイアス電圧により常にオンし、これに流れる電流に対応した電流Ｉｃｃを増幅器３に供給する。 - 特許庁

A diode D, which makes the electric current pass from the side of the capacitor C to the side of the P-ch MOSFET (Pup or Pdw), is provided between the capacitor C and the P-ch MOSFET (Pup or Pdw).例文帳に追加

コンデンサＣとＰｕｐ、Ｐｄｗとの間にコンデンサＣ側からＰｕｐ、Ｐｄｗ側への電流を通すダイオードＤを設ける。 - 特許庁

A high-voltage circuit 13 is mainly composed of a P-channel MOSFET 16 and an N-channel MOSFET 17.例文帳に追加

高電圧系回路部１３は、プッシュプル接続のｐチャンネル，ｎチャンネルのＭＯＳＦＥＴ１６，１７を主体としてなる。 - 特許庁

An IGBT 10 is driven by alternately turning on and off a P-channel type MOSFET 20 and an N-channel type MOSFET 30.例文帳に追加

Ｐチャンネル型ＭＯＳＦＥＴ２０とＮチャンネル型ＭＯＳＦＥＴ３０が交互にオンオフしてＩＧＢＴ１０を駆動する。 - 特許庁

A transfer gate function is realized by a pair of p-channel MOSFET(master part) 2 and n-channel MOSFET(slave part) 5.例文帳に追加

一対のｐチャネルＭＯＳＦＥＴ（マスター部）２とｎチャネルＭＯＳＦＥＴ（スレーブ部）５とで、トランスファーゲートの機能を実現させる。 - 特許庁

To control a threshold voltage of an N-channel MOSFET surely while preventing the threshold voltage of a P-channel MOSFET from being raised.例文帳に追加

ＰチャネルＭＯＳＦＥＴの閾値電圧の上昇を防ぎつつ、ＮチャネルＭＯＳＦＥＴの閾値電圧の制御を確実に行う。 - 特許庁

If the voltage level passes a threshold voltage VT of the fourth P-MOSFET 19, drain current flows and increases the gate voltage of the first P-MOSFET 6, which limits the load current.例文帳に追加

第４Ｐ−ＭＯＳＦＥＴ１９の閾値電圧ＶＴを超えるとドレイン電流が流れ、第１Ｐ−ＭＯＳＦＥＴ６のゲート電圧が上昇し負荷電流を制限する。 - 特許庁

To provide a semiconductor device having a high performance n-type MOSFET and a low threshold value voltage and a p-type MOSFET.例文帳に追加

高性能で且つしきい値電圧の低いｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴを有する半導体装置を提供する。 - 特許庁

A high permittivity film 20 is formed in the N-channel MOSFET formation area 80 and the P-channel MOSFET formation area 82.例文帳に追加

次いで、ＮチャネルＭＯＳＦＥＴ形成領域８０とＰチャネルＭＯＳＦＥＴ形成領域８２に高誘電率膜２０を形成する。 - 特許庁

Thereafter, gate electrodes are formed in the N-channel MOSFET forming region 106 and the P-channel MOSFET forming region 107.例文帳に追加

その後、ＮチャネルＭＯＳＦＥＴ形成領域１０６およびＰチャネルＭＯＳＦＥＴ形成領域に１０７ゲート電極を形成する。 - 特許庁

In the same way, P-type MOSFET chips 61, 62 are directly installed to the circuit board 3.例文帳に追加

また、同様にＰ型ＭＯＳＦＥＴチップ６１，６２を直接回路基板３に組付ける。 - 特許庁

An address selecting MOSFET Qa for a memory cell is composed of an (n) channel MOSFET having a conductivity p+ gate different from the diffusion layer of the MOSFET Qa and having a comparatively thick oxide film.例文帳に追加

メモリセルのアドレス選択ＭＯＳＦＥＴＱａを、その拡散層とは異なる導電型のｐ^+ ゲートを有し、かつ比較的厚い酸化膜を有するＮチャネルＭＯＳＦＥＴにより構成する。 - 特許庁

At the time of forming an n-type MOSFET 118 and a p-type MOSFET 120 in the inside of the region which operates with the same supply voltage, a gate insulating layer 106a of the n-type MOSFET 118 is made thicker than the thickness of a gate insulating layer 106b of the p-type MOSFET 120.例文帳に追加

同一の電源電圧で動作する領域内にＮ型ＭＯＳＦＥＴ１１８とＰ型ＭＯＳＦＥＴ１２０とを形成する際に、Ｎ型ＭＯＳＦＥＴ１１８のゲート絶縁膜１０６ａの厚さをＰ型ＭＯＳＦＥＴ１２０のゲート絶縁膜１０６ｂの厚さよりも厚くする。 - 特許庁

In the power MOSFET 30, a P base layer 5 is selectively formed on the surface of a semiconductor substrate 1, and an N^+ source layer 6 and a P^+ contact layer 7 as a source of the power MOSFET 30 are formed on the surface of the P base layer 5 of a source region 31a.例文帳に追加

パワーＭＯＳＦＥＴ３０では、半導体基板１の表面にPベース層５が選択的に形成され、ソース領域３１ａのPベース層５の表面にパワーＭＯＳＦＥＴ３０のソースとしてのＮ^＋ソース層６及びＰ^＋コンタクト層７が選択的に形成されている。 - 特許庁

In the semiconductor device, a p-type MOSFET 25 and an n-type MOSFET 26 are respectively formed in an n-type well region 17 and a p-type well region 18 provided on the surface of a silicon substrate 1.例文帳に追加

シリコン基板１表面のｎ型ウェル領域１７及びｐ型ウェル領域１８にはそれぞれｐ型ＭＯＳＦＥＴ２５及びｎ型ＭＯＳＦＥＴ２６が形成されている。 - 特許庁

To provide a complementary semiconductor device reducing a threshold voltage of a p-channel MOSFET without impairing characteristics of an n-channel MOSFET.例文帳に追加

ｎチャネル型ＭＯＳＦＥＴの特性を劣化させることなく、ｐチャネル型ＭＯＳＦＥＴの閾値電圧を低減した相補型半導体装置する。 - 特許庁

A complementary MOS of the semiconductor integrated circuit device is composed of a horizontal P-type MOSFET 36 and an N-type MOSFET 37, and the output driver is composed of a P-type vertical MOSFET 38 in a trench structure, and the conductivity types of the gate electrodes of the respective MOSFETs are set as a P-type.例文帳に追加

半導体集積回路装置における、相補型ＭＯＳを横型Ｐ型ＭＯＳＦＥＴ３６とＮ型ＭＯＳＦＥＴ３７で構成し、出力ドライバーを、トレンチ構造のＰ型縦型ＭＯＳＦＥＴ３８で構成し、それぞれのＭＯＳＦＥＴのゲート電極の導電型をＰ型とした。 - 特許庁

To provide a P-type MOSFET structure having strained silicon, and to provide its manufacturing method.例文帳に追加

歪みシリコンをもつＰ型ＭＯＳＦＥＴの構造及びこれを製造する方法を提供する。 - 特許庁

To reduce the threshold voltage stably and improve the MOSFET characteristics in a semiconductor device having an n-type MOSFET and a p-type MOSFET, each containing a high dielectric constant film.例文帳に追加

高誘電率膜を含むＮ型ＭＯＳＦＥＴおよびＰ型ＭＯＳＦＥＴを備えた半導体装置において、閾値電圧を安定的に低下させるとともに、ＭＯＳＦＥＴ特性を向上させる。 - 特許庁

An n-channel-type MOSFET 7U is arranged on the side of the power source Vs of a brushless motor 1, and a p-channel-type MOSFET 8U is arranged on the side of a ground GND.例文帳に追加

ブラシレスモータ１の電源Ｖs側にＮチャンネル形ＭＯＳＦＥＴ７Ｕを配置し、接地ＧＮＤ側にはＰチャンネル形ＭＯＳＦＥＴ８Ｕを配置する。 - 特許庁

The charge pump drive circuit 10A comprises a complementary inverter circuit including a P-channel type MOSFET 30 and an N-channel type MOSFET 31.例文帳に追加

本発明によるチャージポンプ駆動回路１０Ａは、Ｐチャネル型ＭＯＳＦＥＴ３０とＮチャネル型ＭＯＳＦＥＴ３１とを備える相補型インバータ回路を具備する。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of obtaining intended threshold values different between a p-type MOSFET and an n-type MOSFET.例文帳に追加

ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴとの間で異なる所望のしきい値を得ることが可能な半導体装置の製造方法を提供する。 - 特許庁

Voltage driven active elements (N type MOSFET 12a and P type MOSFET 12b) are used as the output active element for the voltage balancing circuit 5a.例文帳に追加

また、電圧バランス回路は、出力能動素子として、電圧駆動型能動素子（Ｎ型ＭＯＳＦＥＴ１２ａとＰ型ＭＯＳＦＥＴ１２ｂ）を使用する。 - 特許庁

(C) The main switch 22-25 for the intermediate potential terminals 112-115 are the p-channel type opposed type MOSFET or the n-channel type opposed type MOSFET.例文帳に追加

（Ｃ）中間電位端子１１２〜１１５用のメインスイッチ２２〜２５は、ｐチャネル型対向型ＭＯＳＦＥＴまたはｎチャネル型対向型ＭＯＳＦＥＴである。 - 特許庁

Direct contact with a source region is not provided in the p-body region 6 of the MOSFET, and electrical connection with the p-type junctions at the ends of the Schottky junction is provided via the MOSFET.例文帳に追加

また、ＭＯＳＦＥＴのｐボディ領域６内でソース領域と直接のコンタクトせず、前記ショットキー接合の端部のｐ型領域にＭＯＳＦＥＴを介して電気的に接続される構造を有する。 - 特許庁

The semiconductor integrated circuit device is composed of CMOS comprising a surface channel P-type MOSFET 101 and an embedded channel N-type MOSFET 100 provided with P+type gate electrode.例文帳に追加

Ｐ＋型のゲート電極を備える、表面チャネル型Ｐ型ＭＯＳＦＥＴ１０１と埋め込みチャネル型Ｎ型ＭＯＳＦＥＴ１００で相補型ＭＯＳを構成し、半導体集積回路装置を構成する。 - 特許庁

In a high-frequency switch, constituted of a finger-type MOSFET formed on an Si substrate, a p+-type well contact region 105 for applying a fixed potential to a p-type well 102 is formed in an element isolation layer 101, and a capacitor 109 is formed between the p+ well contact region 105 and the p-type well.例文帳に追加

Ｓｉ基板に形成されたフィンガー型MOSFETからなる高周波スイッチにおいて、ｐ型ウエル１０２に固定電位を与えるｐ＋型ウエルコンタクト領域１０５を素子分離層１０１の中に設け、ｐ＋型ウエルコンタクト領域１０５とｐ型ウエルとの間に容量１０９を設ける。 - 特許庁

(A) The main switch 21 for the maximum potential terminal 111 is a p-channel type opposed type MOSFET.例文帳に追加

（Ａ）最高電位端子１１１用のメインスイッチ２１は、ｐチャネル型対向型ＭＯＳＦＥＴである。 - 特許庁

The first and second switching elements Q1 and Q2 are those, that for example, include a P-channel MOSFET.例文帳に追加

第１及び第２のスイッチング素子Ｑ１、Ｑ２は、例えばＰチャネルＭＯＳＦＥＴを含むものである。 - 特許庁

The MOSFET region 10 includes a p+ type diffusion region 5 provided in a p type base region 3 and having a first impurity concentration.例文帳に追加

ＭＯＳＦＥＴ領域１０は、ｐ型ベース領域３に設けられ第１の不純物濃度を有するｐ＋型拡散領域５を備える。 - 特許庁

Next, a first metal layer 112 is formed in an N-channel MOSFET forming region 106 and the P-channel MOSFET forming region 107 and the first metal layer 112 and the first mask 111 are removed from the P-channel MOSFET forming region 107, thereby exposing the gate insulating film 110B formed in the P-channel MOSFET forming region 107.例文帳に追加

次に、ＮチャネルＭＯＳＦＥＴ形成領域１０６およびＰチャネルＭＯＳＦＥＴ形成領域１０７に第一金属層１１２を形成し、ＰチャネルＭＯＳＦＥＴ形成領域１０７から第一金属層１１２および第一マスク１１１を除去することにより、ＰチャネルＭＯＳＦＥＴ形成領域１０７に形成されたゲート絶縁膜１１０Ｂを露出させる。 - 特許庁

Then, a film 22 including a second metal is formed in the N-channel MOSFET formation area 80 and the P-channel MOSFET formation area 82, and the film 22 is removed from the N-channel MOSFET formation area 80.例文帳に追加

次いで、ＮチャネルＭＯＳＦＥＴ形成領域８０とＰチャネルＭＯＳＦＥＴ形成領域８２に第２金属を含む膜２２を形成し、ＮチャネルＭＯＳＦＥＴ形成領域８０から膜２２を除去する。 - 特許庁