「Serial-Parallel」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

To correct skew generated between a data signal and a clock signal without performing any complicate processing such as the increase of the number of samples or providing any skew detecting circuit when converting serial transmission data into parallel transmission data at a reception side.例文帳に追加

データ信号とクロック信号との間でスキューが生じた場合でも、受信側でシリアルからパラレルへ伝送データを変換する際、サンプリング数の増加等の煩雑な処理を実行することやスキュー検出回路を具備すること無く補正する。 - 特許庁

A plant driving and operating apparatus is constituted, in such a way that the serial circuit of an inductive load 3 which drives plant equipment and a switching element 2 is connected between buses 7 for supplying operating power and a surge-absorbing circuit 1 is connected in parallel with the switching element 2.例文帳に追加

本発明の特徴とするところは、プラント機器を駆動する誘導性負荷３とスイッチング素子２の直列回路を操作電源母線７間に接続し、スイッチング素子２と並列にサージ吸収回路１を接続したことにある。 - 特許庁

The FPC conversion cable 1 is provided, wherein a parallel ATA (advanced technology attachment) connector 3 is provided at one end part of a flexible printed circuit board 2, a serial ATA connector 4 is provided at the other end part, and an interface conversion chip 5 is mounted on the flexible printed circuit board.例文帳に追加

フレキシブルプリント基板２の一方の端部にパラレルＡＴＡコネクタ３を設け、他方の端部にシリアルＡＴＡコネクタ４を設け、当該フレキシブルプリント基板上にインターフェイス変換チップ５を搭載したＦＰＣ変換ケーブル１とする。 - 特許庁

To provide an adaptor for a lens system by which a lens ssystem outputting positional data of zooming and focus or the like in a form of serial signals can be applied to even an external device such as a virtual system wherein an output by parallel signals is a requirement.例文帳に追加

ズームやフォーカス等の位置データをシリアル信号により出力するレンズシステムをパラレル信号での出力を要求するバーチャルシステムに対しても使用できるようにレンズシステムとバーチャルシステムとの間にレンズシステム用アダプタを接続する。 - 特許庁

A unit is formed by inserting a metallic terminal plate 34 between the upper surface electrode of a bending resonator 61 becoming a serial resonator and the lower surface electrode of a bending resonator 71 becoming a parallel resonator for piling them.例文帳に追加

直列共振子となる屈曲共振子６１の上面表面電極と並列共振子となる屈曲共振子７１の下面表面電極との間に金属端子板３４を挟んで積み重ねることによりユニットを形成する。 - 特許庁

The IO interface circuit 12 can be connected to a memory interface circuit 21 of the host 20 and applies a protocol of the parallel interface for communication with the HDC unit 112 and applies a protocol of a serial interface for communication with the memory interface circuit 21, respectively.例文帳に追加

ＩＯインタフェース回路１２は、ホスト２０のメモリ用インタフェース回路２１と接続可能であり、ＨＤＣユニット１１２との通信にはパラレルインタフェースのプロトコルを、メモリ用インタフェース回路２１との通信にはシリアルインタフェースのプロトコルを、それぞれ適用する。 - 特許庁

This bridge circuit 30 is provided with an interface circuit 20 which executes serial data transfer with a host device 10(first device), an interface circuit 90 which executes parallel data transfer with an LCD 100(second device) and a transfer controller 50.例文帳に追加

ブリッジ回路３０は、ホストデバイス１０（第１のデバイス）との間でシリアルデータ転送を行うためのインターフェース回路２０と、ＬＣＤ１００（第２のデバイス）との間でパラレルデータ転送を行うためのインターフェース回路９０と、転送コントローラ５０を含む。 - 特許庁

A Serial-Parallel Interface selectably forwards RF signals within the receiver's frequency channels to the mixer, so that these signals are demodulated into in-phase (I) and quadrature (Q) signals to provide a common IF output from the multi-mode receiver.例文帳に追加

ミキサに受信機の周波数チャネル内のＲＦ信号群を直並列インタフェースが選択可能に送り、これらの信号を同相（Ｉ）信号と直交位相（Ｑ）信号とに復調してマルチモードの受信機からの共通のＩＦ出力とする。 - 特許庁

To prevent generation of imbalance in voltage distribution of a FWD connected in inverse parallel to the respective devices when respective arms constituting a power conversion device are formed out of a serial connection circuit of a plurality of voltage drive type semi-conductor devices.例文帳に追加

電力変換装置を構成する各アームが、複数の電圧駆動型半導体素子の直列接続回路で構成される場合に、各素子とこれに逆並列接続されるＦＷＤの電圧分担にアンバラスが生じないようにする。 - 特許庁

To reverse a display picture on an electro-optical device while equally supplying a serial-parallel converted picture signal, for example, on the side of a picture signal processing circuit for supplying the signal to an electro- optical device composed of a liquid crystal device.例文帳に追加

シリアル−パラレル変換された画像信号を、例えば液晶装置からなる電気光学装置に供給する画像信号処理回路の側では画像信号を等しく供給しつつ、当該電気光学装置における表示画像を反転させる。 - 特許庁

The data read from the FIFO 14 are given to a P/ S.format conversion section 15, which applies parallel/serial conversion to the data and converts the format of the data into an audio format, a D/A converter 16 receiving the data converts the data into an analog audio output signal and provides an output.例文帳に追加

ＦＩＦＯ１４から読み出されたデータは、Ｐ／Ｓ・フォーマット変換部１５でパラレル／シリアル変換されると共にオーディオフォーマットに変換されたのち、Ｄ／Ａ変換器１６でＤ／Ａ変換されてアナログオーディオ出力信号として出力される。 - 特許庁

When a parallel failure information which is a failure information of a zero system main control device 2 is sent out of a main circuit A3, it is converted into a serial failure information at a P/S main circuit A5 and is transmitted to a S/P circuit B11 of a one system main control circuit 8.例文帳に追加

０系主制御装置２の障害情報であるパラレル障害情報が主回路Ａ３から送出されると、Ｐ／Ｓ回路Ａ５でシリアル障害情報に変換されて１系主制御回路８のＳ／Ｐ回路Ｂ１１に送信される。 - 特許庁

The apparatus generates a test pattern for the operation test of the built-in memory, which is used for a device having a memory macro, a serial input interface and a latch circuit for latching signals input serially and outputting them in parallel to the memory macro.例文帳に追加

メモリマクロと、シリアル入力インターフェースと、当該シリアル入力された信号をラッチしメモリマクロにパラレルに出力するラッチ回路とを有するデバイスに対する、当該内蔵メモリの動作試験用のテストパターンを発生するテストパターン発生装置に関する。 - 特許庁

A code swapper 17 preserves only the K28.5 signal of the uppermost gigabit Ethernet signal, converts the K28.5 signals of the other gigabit Ethernet signals into other code and gives the result to a serial parallel converter 18, which outputs the code as a multiplex signal.例文帳に追加

最上位のギガビットイーサネット信号のＫ２８．５信号のみを温存し、それ以外のギガビットイーサネット信号のＫ２８．５信号をコードスワッパー１７により別の符号に変換してから直並列変換器１８に供給し、多重化信号として出力する。 - 特許庁

The serial encoder comprises latches to receive input parallel data, an enabler to enable the latches to input data while coupling latch outputs to a plurality of inputs of a multiplexer, and a counter to select one of the plurality of inputs of the multiplexer.例文帳に追加

入力パラレルデータを受けるラッチと、ラッチ出力をマルチプレクサの複数入力に結合し、ラッチがデータ入力を可能にするエネーブラとマルチプレクサの複数の入力のうちの１つを選択させるカウンタにてシリアル変換器を構成する。 - 特許庁

This pattern changing means can change respectively the expansion pattern of parallel signals in the transmitter and the joint pattern of serial signals in the receiver, based on a prescribed schedule or the observation result of the using state of wavelengths.例文帳に追加

このパターン変更手段は、送信器におけるパラレル信号の展開パターンと受信器におけるシリアル信号の結合パターンとを予め定められたスケジュールまたは波長の利用状況の観測結果に基づいてそれぞれ変更することができる。 - 特許庁

Switching means 1 to 4 connecting input-output terminals (Ant1, Ant2, Tx and Rx) are constituted of a serial connection circuit of two MESFETs (e.g. the switching mean 1 is formed of Q11 and Q12), and a parallel transistor (Q5) connecting its connection point to a ground line is arranged.例文帳に追加

入出力端子（Ａｎｔ１，Ａｎｔ２，Ｔｘ，Ｒｘ）間を結ぶスイッチ手段１，２，３，４を２個のＭＥＳＦＥＴ（例えばスイッチ手段１はＱ１１とＱ１２）の直列接続回路で構成し、その接続点を接地ラインに接続する並列トランジスタ（Ｑ５）を設ける。 - 特許庁

The current voltage conversion circuit 20 generates the supply signal B formed by multiplying voltage of the control signal A by about (a) and multiplying the current of the control signal A by about 1/a according to conversion ratio (a) determined by constants of the serial inductor 21 and the parallel capacitor 22.例文帳に追加

電流電圧変換回路２０は、直列インダクタ２１及び並列キャパシタ２２の定数で決まる変換比ａに従って、制御信号Ａの電圧を約ａ倍しかつ電流を約１／ａ倍した供給信号Ｂを生成する。 - 特許庁

A debug device (transmission side) 1 performs following steps; converting a parallel input signal acquired from a debug object 4 into a serial signal; temporarily storing it in RAM; converting it into TCP/IP communication data by a prescribed data quantity unit; and transmitting it to a debug device (reception side) 2.例文帳に追加

デバッグ装置（送信側）１は、デバッグ対象４から取得したパラレル入力信号をシリアル信号に変換し、ＲＡＭに一旦保持し、所定のデータ量単位で、ＴＣＰ／ＩＰ通信のデータに変換してデバッグ装置（受信側）２へ送信する。 - 特許庁

In addition to a serial circuit of the resonance capacitors 4, 5, a filter capacitor serial circuit consisting of serially connected capacitors 22, 23 is connected in parallel, and there is provided a reactor 24 for separating these resonance and filter capacitor serial circuits with respect to high frequency.例文帳に追加

加熱コイル１１に高周波電力を供給するインバータ５０を備え、インバータ５０は、直列接続した共振コンデンサ４，５からなる共振用コンデンサ直列回路と、直列接続したスイッチング素子６，７のスイッチング回路とを並列に接続した電磁誘導加熱装置において、共振用のコンデンサ４，５の直列回路とは別に、直列接続したコンデンサ２２，２３からなるフィルタ用のコンデンサ直列回路を並列に接続し、これらの共振用とフィルタ用のコンデンサ直列回路間を高周波的に分離するリアクトル２４を設けた。 - 特許庁

Cellular arrays at a high operating rate many numbers of which are connected in parallel are realized by localizing data transfer through direct allocation of control / data flow graph and decreasing the area of a wire module and the delay through connection limited to four adjacent neighboring cells and a bit serial architecture.例文帳に追加

コントロール／データフローグラフの直接アロケーションによりデータ転送を局所化するとともに、隣接４近傍セルに限定した接続と、ビットシリアルアーキテクチャにより配線モジュールの面積と遅延を減少し、高稼働率で高並列なセルラアレーを実現する。 - 特許庁

Linear combination elements (exclusive OR gates for instance) XOR0-XOR7 are selectively positioned so as to combine the contents of the various delay elements of a parallel structure, the result is fed back to the other delay elements and the same output as a serial structure is generated.例文帳に追加

線形組合せ素子（例えばＸＯＲゲート）ＸＯＲ_0−ＸＯＲ_7が、並列構造の種々の遅延素子の内容を組合わせるように選択的に位置ぎめされ、その結果を他の遅延素子にフィードバックして、直列構造と同一の出力を発生する。 - 特許庁

The control data output to the SI2 (data input) signal line is output to a latch circuit (serial/parallel conversion circuit) 41 via an SO (data sending) signal line and stored in a register 42 when an SW 1 and an SW 2 are off and an SW 3 is on.例文帳に追加

ＳＩ２（データ入力）信号線に出力された制御用データは、ＳＷ１およびＳＷ２がＯＦＦ、ＳＷ３がＯＮとなると、ＳＯ（データ送出）信号線を介して、ラッチ回路（シリアル／パラレル変換回路）４１に出力され、レジスタ４２に保存される。 - 特許庁

An optical signal sent from an optical fiber 1 is converted to a serial electric signal by an optic/electric(O/E) converter 2 and converted to a parallel signal by an S/P converter 3, K-fold up sampling is performed by an up sampler 4, and a signal component is extracted from a BPF 5.例文帳に追加

光ファイバ１から送られてくる光信号を光−電気（Ｏ／Ｅ）変換器２によりシリアルな電気信号に変換し、Ｓ／Ｐ変換器３でパラレル信号に変換して、アップサンプラ４でＫ倍のアップサンプリングを行い、ＢＰＦ５から信号成分が取り出される。 - 特許庁

The ONU100 is provided with: an electro-optical conversion part 110 having an optical input/output terminal to be connected with a center side optical fiber 40; an ONU function part 120; a serial/parallel conversion part 130; and an interface module 140 for connecting an external node.例文帳に追加

ＯＮＵ１００は、センタ側の光ファイバ４０と接続するための光入出力端を有する電気／光変換部１１０と、ＯＮＵ機能部１２０と、シリアル／パラレル変換部１３０と、外部ノードを接続するためのインタフェースモジュール１４０とを備えている。 - 特許庁

In this display device, a current source circuit is constituted of a plurality of transistors and when a setting operation to the current source circuit is performed, the plurality of transistors are made to be in a parallel connection state and when the light emitting element is made to emit light, the plurality of transistors are made to be in a serial connection state.例文帳に追加

電流源回路を複数のトランジスタにより構成し、電流源回路への設定動作を行うときには複数のトランジスタを並列接続状態とし、発光素子を発光させるときには複数のトランジスタを直列接続状態とする。 - 特許庁

The parallel pattern 18 output from the memory 13 is input into a shift register 15, and the pattern input to the shift register 15 is allowed to be output from the shift register 15 as a serial pattern 15 by a clock signal 20 output from a clock generating circuit 14.例文帳に追加

メモリ１３から出力されたパラレルパターン１８はシフトレジスタ１５に入力され、シフトレジスタ１５に入力されたパターンはクロック発生回路１４から出力されたクロック信号２０によりシリアルパターン１９としてシフトレジスタ１５から出力することができる。 - 特許庁

A parallel resonant frequency band which has mainly the inductance of the inductive window 2 and the capacitance of the body 4 is defined as a pass band, and a serial resonant frequency band by the capacitance and the inductance of the body 4 is defined as a block band.例文帳に追加

そして、誘導性窓２のインダクタンスと凹凸板状体４のキャパシタンスを主体とした並列共振周波数帯を通過帯域とし、凹凸板状体のキャパシタンスとインダクタンスとによる直列共振周波数帯を阻止帯域とするものである。 - 特許庁

Since a circuit C is connected in parallel to the serial circuit of the circuit A and the circuit B and resonates at a using frequency, isolation between the first distribution output terminal OUT1 and the second distribution output terminal OUT2 can be turned to a sufficient value.例文帳に追加

回路Ａと回路Ｂの直列回路に回路Ｃが並列に接続されて、使用周波数において共振することから、第１の分配出力端子ＯＵＴ１と第２の分配出力端子ＯＵＴ２との間のアイソレーションを十分な値とすることができる。 - 特許庁

The semiconductor device includes: a main switching element 1; a serial circuit of a current sensing element 2 connected in parallel thereto and a sensing resistor 3; and a reverse recovery time detecting circuit 5 connected to a sensing voltage terminal SE between the current sensing element 2 and the sensing resistor 3.例文帳に追加

半導体装置は、主スイッチング素子１と、それに並列接続した電流センス素子２およびセンス抵抗３の直列回路と、電流センス素子２とセンス抵抗３との間のセンス電圧端子ＳＥに接続した逆回復時間検出回路５とを備える。 - 特許庁

A low-pass filter LPF 82 comprising the diplexer is provided with the parallel resonance circuit of a first capacitor C1 and a first inductor L1 and the serial resonance circuit of a second capacitor C2 and a second inductor L2 to form two attenuation poles of the LPF 82.例文帳に追加

ダイプレクサを構成する低域通過フィルタＬＰＦ８２に第１のコンデンサＣ１と第１のインダクタＬ１との並列共振回路と、第２のコンデンサＣ２と第２のインダクタＬ２との直列共振回路とを設け、ＬＰＦ８２の減衰極を二つ形成する。 - 特許庁

In a wiring structure provided with a plurality of solar cell modules 21, the solar cell modules 21 are connected in a constant number in series as to obtain a specified voltage, and a serial circuit of the solar cell module 21 is plurally connected in parallel.例文帳に追加

複数配置された太陽電池モジュール２１の配線構造において、所定電圧を得るように太陽電池モジュール２１が一定数ずつ直列に接続されると共に、その太陽電池モジュール２１の直列回路が複数ずつ並列接続されている。 - 特許庁

A serial bus 1a for writing or reading data is connected to a storage circuit 3a, and the address data of the storage circuit 3a are output as the parallel output 5a for the control object circuit 9a and a selection circuit changing-over output 4a.例文帳に追加

記憶回路３ａにはデータの書き込みや読み出しのためのシリアルバス１ａが接続されており、記憶回路３ａのアドレスデータが制御対象回路９ａ用のパラレル出力５ａと選択回路切り替え出力４ａとして出力されている。 - 特許庁

To avoid the complexity of processing for discharging the charge voltage of a capacitor 16, as to a power conversion circuit in which a serial connector composed of a power switching element Swp on the high potential side and a power switching element Swn on the low potential side is connected in parallel with a capacitor 16.例文帳に追加

高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体がコンデンサ１６に並列接続された電力変換回路について、コンデンサ１６の充電電圧を放電させる処理が煩雑化すること。 - 特許庁

A switch circuit comprises a field effect transistor T1 which functions as a switch device, a field effect transistor T2 and an inductor L and a serial connection circuit of the inductor L and the field effect transistor T2 is connected in parallel between a source and a drain of the field effect transistor T1.例文帳に追加

スイッチ素子として機能する電界効果トランジスタＴ１と、電界効果トランジスタＴ２と、インダクタＬと、を備え、インダクタＬと電界効果トランジスタＴ２との直列接続回路が電界効果トランジスタＴ１のソース・ドレイン間に並列に接続される。 - 特許庁

By appropriately switching the mounding modes of the component between the serial mounting mode and parallel mounting mode, the component is mounted on the substrate in the suitable mounting mode in response to the operational state of the external device, and thus the cycle time can be shortened.例文帳に追加

このように、シリアル実装モードとパラレル実装モードとの間で部品の実装モードを適宜切り換えることで、外部装置の稼動状況に応じた適切な実装モードで基板に部品実装を行なうことができるため、タクトタイムの短縮を図ることが可能となる。 - 特許庁

This refrigerating cycle system 10A includes two compressors 20A, 20B, and can select an operation mode from serial operations, parallel operations, and individual operations of either of these operations of the compressors 20A, 20B by switching valves 70A, 70B and 70C.例文帳に追加

冷凍サイクルシステム１０Ａに、２台の圧縮機２０Ａ、２０Ｂを備える構成とし、バルブ７０Ａ、７０Ｂ、７０Ｃを切り替えることで、圧縮機２０Ａ、２０Ｂの直列運転、並列運転、いずれか一方の単独運転のいずれかの運転モードを選択できるようにした。 - 特許庁

To provide a signal multiplexing circuit (parallel/serial conversion circuit) which multiplexes, in time division manner, N pieces of low speed signals into a single high speed signal, in which, especially, a high speed clock is not used at a final stage of the multiplexing circuit to abolish timing constraint.例文帳に追加

Ｎ本の低速信号を１本の高速信号に時分割多重化する信号多重化回路に関し、特に、多重化回路の最終段で高速クロックを使わないことでタイミング制約を無くした信号多重化回路（パラレル／シリアル変換回路）を提供する。 - 特許庁

The charging and discharging system comprises: a charging and discharging circuit 51 that charges and discharges multiple secondary batteries; switch circuits 53 and 54 that change a connection state of the multiple second batteries to a serial connection or a parallel connection; and a control circuit 55 that controls the charging and discharging circuit 51 and the switch circuits 53 and 54.例文帳に追加

複数の２次電池を充放電する充放電回路５１と、複数の２次電池セルの接続状態を直列又は並列に変更するスイッチ回路５３，５４と、充放電回路５１及びスイッチ回路５３，５４を制御する制御回路５５を備える。 - 特許庁

The ATA/STA combined controller is provided that comprises a control unit (300-330) for controlling data transfer to and/or from an ATA compliant parallel storage device (135, 140) and a control unit (335, 340) for controlling data transfer to and/or from an SATA compliant serial storage device (220, 225).例文帳に追加

制御装置は、ＡＴＡ準拠のパラレル記憶装置（１３５，１４０）との間のデータ転送を制御する制御ユニット（３００−３３０）と、ＳＡＴＡ準拠のシリアル記憶装置（２２０，２２５）との間のデータ転送を制御する制御ユニット（３３５，３４０）とを備える。 - 特許庁

To provide a stacked film capacitor capable of improving the degree of freedom of setting capacitance and of easily implementing a parallel or serial connection work of a plurality of capacitor elements by forming those capacitor elements in a capacitor element.例文帳に追加

コンデンサ素子内に複数のコンデンサ要素を形成することにより、容量の設定自由度を向上することが可能であり、またこれらコンデンサ要素の並列、あるいは直列接続作業を容易に行うことができる積層形フィルムコンデンサを提供する。 - 特許庁

The apparatus controls switches 21-32 for switching the electrical connection states of battery modules 11-15 between a serial connection and parallel connection, and thereby power is supplied to motor generators 2, 5 at different voltages V100, V200 from power lines 101, 102.例文帳に追加

バッテリモジュール１１〜１５の電気的な接続状態を直列接続、並列接続に切り替えるスイッチ２１〜３２を制御することで、電力ライン１０１，１０２から異なる電圧Ｖ１００、Ｖ２００によって、モータジェネレータ２、５に電力供給することができる。 - 特許庁

Related to the inputted control signal, an address representing the capacity block 26-i is extracted at a category discriminating circuit 23, the switching data is detected at a serial-parallel conversion circuit 24, and the switching data is stored in the address of a data holding circuit 25.例文帳に追加

入力された制御信号は、カテゴリ判別回路２３において容量ブロック２６_-iを示すアドレスが抽出され、シリアル−パラレル変換回路２４においてスイッチングデータが検出され、データ保持回路２５の当該アドレスにそのスイッチングデータが記憶される。 - 特許庁

The capacitance of the parallel capacitor C1 suppresses the fifth harmonic currents, running into the serial reactor L down to 1/3 and prevents the reactor from becoming overloaded and also avoids its burning, overheating and abnormal noises in it.例文帳に追加

この並列コンデンサＣ１の容量を、進直列リアクトルＬに流入する第５次調波電流を１／３に抑制することができ、直列リアクトルＬが過負荷となるのを防止でき、直列リアクトルＬの焼損、異常音、過熱といった障害を防止できる。 - 特許庁

Both of a means which inputs directly digital video signals to shift registers respectively and which performs the serial-parallel conversion of the signals and a means shares storage circuits and D/A conversion circuits in the signal line driving circuit with (n) lines (n is a natural number of 2 or more) of signal lines are adopted in this display device.例文帳に追加

デジタル映像信号をシフトレジスタに直接入力し直並列変換する手段と、信号線駆動回路内の記憶回路やＤ／Ａ変換回路をｎ本（ｎは２以上の自然数）の信号線で共有する手段の双方を取り入れる。 - 特許庁