SigEを含む例文一覧と使い方
該当件数 : 611件
In the semiconductor device, the GaAs group vertical cavity surface-emitting laser (VCSEL) structure formed on the surface of a GaAs monocrystal substrate by epitaxial growth is directly joined with the surface of a 1st base body constituted of forming a compound semiconductor layer on the surface of Si group monocrystal substrate consisting of Si, SiGe or Ge by epitaxial growth.例文帳に追加
Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長による化合物半導体層が設けられている第１の基体上に、ＧａＡｓ単結晶基板上にエピタキシャル成長により形成されたＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が直接接合されていることを特徴としている。 - 特許庁
In a channel layer 103 made of SiGe containing C, a Ge composition is linearly changed from 0 to 50% from the end section of a silicon buffer layer side 102 toward that of the side of a silicon cap layer 104, and C is selectively contained by 0.5% in a region with 40 to 50% Ge composition, namely, a region where the Ge composition exceeds 30%.例文帳に追加
Ｃを含むＳｉＧｅからなるチャネル層１０３において、Ｇｅ組成は、シリコンバッファ層側１０２の端部からシリコンキャップ層１０４側の端部に向かって０％から５０％に直線的に変化し、ＣはＧｅ組成が４０％から５０％の領域（つまり３０％を越える領域）に選択的に０．５％含有されている。 - 特許庁
To provide a SiGe crystal formed which not only attains large effects to have high performance index as a thermionic element, excellent workability and to be free from characteristic degradation or the generation of crack in use but stably attains the high performance index by being controlled to a dopant concentration to attain the high performance index, the manufacturing method thereof and the thermionic element using the crystal.例文帳に追加
熱電素子としての性能指数が高く、かつ加工性に優れ、使用中における特性劣化やクラックの発生もないという大きな効果が得られるだけでなく、高い性能指数が得られるドーパント濃度に制御しているので、高い性能指数を安定的に得ることができるようにしたＳｉＧｅ結晶及びその製造方法並びにその結晶を用いた熱電素子を提供する。 - 特許庁
The method comprises the steps of forming a strained Ge-containing layer on the front surface of an Si-containing substrate, implanting ions into the interface of the Ge-containing layer/the Si-containing substrate or under the interface, and forming the substantially-relaxed SiGe alloy layer, in which the flat surface defect density is decreased.例文帳に追加
本発明の方法は、Ｓｉ含有基板の表面上に歪みＧｅ含有層を形成するステップと、Ｇｅ含有層／Ｓｉ含有基板の界面にまたは界面の下にイオンを注入するステップと、加熱を行って、平面欠陥密度が低下した、実質的に緩和したＳｉＧｅ合金層を形成するステップと、を含む。 - 特許庁
A semiconductor device includes a substrate which is mainly composed of silicon, a groove which is formed in the substrate and divides an element region, the SiGe film formed on the substrate and a silicon flow preventing layer which is formed in a sidewall from a surface in at least an upper part of the sidewall of the groove and includes at least nitrogen or carbon.例文帳に追加
シリコンを主成分とする基板と、前記基板に形成され、素子領域を区画する溝と、前記基板上に形成されたＳｉＧｅ膜と、前記溝の側壁の少なくとも上部において前記側壁の表面から内部に形成された、窒素および炭素のうち少なくともいずれかを含む、シリコン流動防止層と、を備える。 - 特許庁
To generate an SiGe layer where Ge of sufficient concentration exists in a channel area even if the ion implanting quantity of Ge is less when ion- implanting Ge to an Si layer in an SOI wafer, to improve carrier moving degree in a field effect semiconductor device, and to improve current driving force on the manufacture method of the field effect semiconductor device.例文帳に追加
電界効果型半導体装置の製造方法に関し、ＳＯＩウエハに於けるＳｉ層にＧｅをイオン注入してＳｉＧｅ層を生成させるに際し、Ｇｅのイオン注入量が少なくても、チャネル領域には充分な濃度のＧｅが存在するＳｉＧｅ層を生成できるようにし、電界効果型半導体装置に於けるキャリヤ移動度を高めて電流駆動力を向上しようとする。 - 特許庁
To improve electron and hole mobilities in a channel party by employing a distorted Si/SiGe structure (or distorted Si/SiGeC structure), to keep the crystallinity of such a heterostructure in a proper condition, to prevent shortening of an effective channel length and diffusion of a Ge, and to reduce the resistance of the source layer and chain layer.例文帳に追加
歪Ｓｉ／ＳｉＧｅ構造（または歪Ｓｉ／ＳｉＧｅＣ構造）を採用してチャネル部分の電子移動度または正孔移動度の向上を行うと共に、かかるヘテロ構造の結晶性を良好な状態に保ち、実効チャネル長の短縮を防ぎ、Ｇｅの拡散を防ぐと共に、ソース層およびドレイン層の抵抗を低くする。 - 特許庁
A method to form a SiGe/SOI structure contains a process in which an on-insulator silicon substrate comprising a buried oxide layer is provided, a process in which a silicon germanium layer is deposited on the substrate and a process in which the silicon germanium layer on the substrate is annealed for a time of at least 1 sec at a temperature of at least 1,050°C.例文帳に追加
本発明によるＳｉＧｅ／ＳＯＩ構造を形成する方法は、埋め込み酸化物層を含む絶縁体上シリコン基板を提供する工程と、基板にシリコンゲルマニウム層を堆積する工程と、基板上の該シリコンゲルマニウム層を少なくとも１０５０℃の温度で少なくとも１秒の時間、アニーリングする工程とを包含する。 - 特許庁
To fully remove damage caused by recess-etching without deteriorating a worked shape of a device, thereby allowing an SiGe layer with good crystalline conditions to epitaxially grow sufficiently on an etched surface where a silicon substrate has been recess-etched.例文帳に追加
デバイスの加工形状を悪化させることなくリセスエッチングによるダメージを十分に取り除くことが可能で、これによりシリコン基板をリセスエッチングしたエッチング面上に結晶状態の良好なＳｉＧｅ層を十分にエピタキシャル成長させることが可能な半導体装置の製造方法を提供する。 - 特許庁
To provide a method of manufacturing a silicon wafer for a CMOS device having the optimal characteristics even for a small transistor having a p-MOS transistor and an n-MOS transistor with the same characteristics and equipped with a SiGe film providing a strain characteristic by an optimal stress for the n-MOS transistor and a SiC film providing a strain characteristic by an optimal stress for the p-MOS transistor on the same silicon substrate.例文帳に追加
同じ特性のｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタとを有し、ｎ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＧｅ膜と、ｐ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＣ膜とを同一シリコン基材上に備えた、小さいサイズのトランジスタに対しても、最適な特性を持つＣＭＯＳデバイス用のシリコンウェハの製造方法の提供。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
