「SigE」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a semiconductor device manufacturing method and a substrate processing apparatus for planarizing a film shape when depositing a semiconductor film of Si, SiGe and the like based on selective growth on a substrate such as an Si wafer.例文帳に追加

Ｓｉウエハなどの基板にＳｉ、ＳｉＧｅなどの半導体膜を選択成長にて成膜する際の、膜形状を平坦化させる。 - 特許庁

After that, the mask is removed, and an SiGe-containing layer is grown on the patterned silicon layer (110) to produce a photodetector.例文帳に追加

その後、マスクを除去し、パターン形成されたシリコン（１１０）層上にＳｉＧｅ含有層を成長させ、光検知器を製造する。 - 特許庁

The resulting structure is annealed at about 700°C-900°C for about 5-60 min in order to relax the strained SiGe layer 16.例文帳に追加

その後、得られた構造体を、約７００℃〜９００℃の温度で、約５分〜６０分間、アニーリングして、歪ＳｉＧｅ層１６を緩和させる。 - 特許庁

SiGe or SiC film 18 and the like is selectively grown on a source region 21/drain region 22, then silicon 19 is selectively grown.例文帳に追加

ソース領域／ドレイン領域２１、２２上にＳｉＧｅもしくはＳｉＣ膜１８などを選択成長させたのち、シリコン１９を選択成長させる。 - 特許庁

Ge is selectively grown on the diffusion layer in the contact hole 20 and on a side of the selective growth layer 15 to form a SiGe layer 24 by heat treatment.例文帳に追加

コンタクトホール２０内の拡散層上及び選択成長層１５の側面にＧｅを選択成長し、熱処理よりＳｉＧｅ層２４とする。 - 特許庁

The method further comprises steps of thermally oxidizing the substrate at 800°C, and thereby forming an upper oxide film 4 from the SiGe semiconductor thin film 3.例文帳に追加

そして、８００℃で基板の熱酸化を行なうことにより、ＳｉＧｅ半導体薄膜３から上部酸化膜４を形成する。 - 特許庁

To obtain a bipolar transistor of a structure, wherein the junction capacity between an SiGe film and an Si film is greatly reduced and the transistor is superior in high-speed efficiency.例文帳に追加

ＳｉＧｅ膜・Ｓｉ膜間の接合容量を著しく低減し、高速性に優れたバイポーラトランジスタを得ることを課題とする。 - 特許庁

To provide the deposition method of a semiconductor film by which a high-quality and flat semiconductor film is formed on a Ge-based/SiGe-based substrate.例文帳に追加

Ｇｅ系・ＳｉＧｅ系基板に高品質で平坦な半導体膜を形成する方法を提供する。 - 特許庁

A part of the p-type polycrystalline SiGe is hydrogenated and rendered n-type using this method thus attaining a pn junction conveniently.例文帳に追加

このような手法を用い、ｐ型の多結晶ＳｉＧｅの一部に水素処理を施してｎ型化し、ｐｎ接合を簡便に得る。 - 特許庁

To provide a high-performance SiGe-HBT in which deterioration in transistor characteristics is suppressed in high current operation based on heterojunction barrier effect.例文帳に追加

ヘテロバリア効果による高電流動作時でのトランジスタ特性の劣化を抑制した、高性能なＳｉＧｅ−ＨＢＴを提供することにある。 - 特許庁

Then, the strained SiGe alloy is made to ease substantially by strained relaxation resulting from defect using an anneal step.例文帳に追加

次いで、アニール・ステップを使用し、欠陥に起因する歪み緩和によって歪みＳｉＧｅ合金を実質的に緩和させる。 - 特許庁

The mobility of the positive hole is high in the SiGe layer compared to the Si layer as well, and the operation speed of the PMOS transistor is also accelerated.例文帳に追加

ＳｉＧｅ層もＳｉ層に比べて正孔の移動度が大きく、このＰＭＯＳトランジスタの動作速度も大きくなる。 - 特許庁

To form a semiconductor substrate comprising an SiGe film which has a thickness exceeding 3,000 Å and is significantly reduced in strain.例文帳に追加

３０００Åを超える厚さを有する著しく歪み緩和されたＳｉＧｅ膜を有する半導体基板を形成する。 - 特許庁

The peeled second Si layer 23a is selectively etched in a form of turning the first SiGe layer 22a to an etching stop layer.例文帳に追加

この剥離した第二のＳｉ層２３ａを、第一のＳｉＧｅ層２２ａをエッチストップ層とする形で選択エッチングする。 - 特許庁

There is disclosed the manufacturing method of the semiconductor substrate having a SiGe layer formed on a Si substrate 10 with an insulating layer 11 interposed.例文帳に追加

Ｓｉ基板１０上に絶縁層１１を介してＳｉＧｅ層を備えた半導体基板の製造方法である。 - 特許庁

Next, at a position different from the groove h, a groove H is formed on the Si substrate 1, to expose a side surface of the SiGe layer.例文帳に追加

さらに、溝ｈとは異なる位置で、ＳｉＧｅ層の側面を露出させる溝ＨをＳｉ基板１上に形成する。 - 特許庁

The SiGe layer is then allowed to contact and couple to an insulator on a second substrate for patterning and displacement.例文帳に追加

ＳｉＧｅ層は、その後、第２の基板上の絶縁体に接触結合することによってパターニングされ、転位される。 - 特許庁

The SiGe layer 25 may be replaced with a layer made of a material having a band gap smaller than that of Si.例文帳に追加

本発明では、ＳｉＧｅ層２５のかわりとしてＳｉよりもバンドギャップの小さい材料を用いることができる。 - 特許庁

Contact plugs 30 are formed on the SiGe layer 24 and the selective growth layer 16 in the contact holes 20 and 25.例文帳に追加

コンタクトホール２０、２５内のＳｉＧｅ層２４及び選択成長層１６上にコンタクトプラグ３０を形成する。 - 特許庁

To provide a semiconductor device in which a leak current is not generated in a hetero-junction interface of SiGe/Si, and to provide a manufacturing method thereof.例文帳に追加

ＳｉＧｅ／Ｓｉヘテロ接合界面に漏れ電流を生じない半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method for suppressing the formation of flat surface defects, such as stacking faults and microtwins in a relaxed SiGe alloy layer.例文帳に追加

緩和ＳｉＧｅ合金層において、積層欠陥およびマイクロツイン等の平面欠陥の形成を抑えるための方法を提供すること。 - 特許庁

A conductive channel formed by the SiGe layer is eternally strained for increasing mobility and particularly hole mobility.例文帳に追加

ＳｉＧｅ層によって形成される導電チャネルは、移動度、特にホール移動度を増加させるために永久的にひずめられる。 - 特許庁

On the surface of the recess region 7, a mixed crystal layer 8 composed of a SiGe layer is epitaxially grown.例文帳に追加

次いで、リセス領域７の表面に、ＳｉＧｅ層からなる混晶層８をエピタキシャル成長させる。 - 特許庁

To obtain transistor characteristics complying with the by applying the idea of an SiGe spacer layer 7 and blocking a parasitic barrier from growing.例文帳に追加

ＳｉＧｅスペーサ層７のアイディアを活用し、且つ、寄生障壁の発生を阻止することにより、理論通りのトランジスタ特性を持たせる。 - 特許庁

Since the interstitial dislocation loop is uniformly distributed, the misfit dislocation is uniformly distributed as well, thereby the SiGe layer is loosened.例文帳に追加

格子間型転位ループが均一に分布するので、このミスフィット転位も均一に分布し、それによってＳｉＧｅ層が緩和される。 - 特許庁

It is possible to further improve the etching selectivity of the sacrifice SiGe layer 3 when forming the cavity.例文帳に追加

空洞部を形成する際に、犠牲ＳｉＧｅ層３のエッチングの選択比をさらに高めることが可能である。 - 特許庁

An undoped SiGe spacer layer 7, an inclined SiGe base layer 8 where boron is doped and an Si cap layer 9 where boron is doped are sequentially installed on an Si epitaxial layer where an Si sub-collector layer 3a is installed.例文帳に追加

Ｓｉサブコレクタ層３ａが設けられたＳＩエピタキシャル層４の上に、アンドープのＳｉＧｅスペーサ層７，ボロンがドープされた傾斜ＳｉＧｅベース層８，ボロンがドープされたＳｉキャップ層９が順次設けられている。 - 特許庁

To provide a manufacturing method for a semiconductor substrate which enables even a strain SiGe film having high Ge density to have a high strain relief degree, in manufacturing a semiconductor substrate having an SiGe/Si heterostructure.例文帳に追加

ＳｉＧｅ／Ｓｉへテロ構造を有する半導体基板の製造について、高濃度のＧｅ濃度を有する歪ＳｉＧｅ膜においても高い歪み緩和度を達成することができる半導体基板の製造方法を提供することを目的とする。 - 特許庁

The semiconductor substrate manufacturing method comprises forming the SiGe film on the substrate having a silicon layer on its surface, forming a mask pattern having grating-shaped grooves on the SiGe film, injecting ions to the substrate through the mask pattern, and then performing heat processing.例文帳に追加

表面にシリコン層を有する基板上に、ＳｉＧｅ膜を形成し、該ＳｉＧｅ膜上に格子状の溝を有するマスクパターンを形成し、該マスクパターンをとおして基板にイオン注入し、熱処理を行う半導体基板の製造方法が提供される。 - 特許庁

To provide the forming method of a silicon-germanium(SiGe) film, which reduces the surface roughness of the silicon-germanium(SiGe) film and can improve the set up of gate structure and an electric characteristic.例文帳に追加

本発明は、シリコン−ゲルマニウム（ＳｉＧｅ）膜の表面粗さを減らしてゲート構造のセットアップ及び電気的特性を改善することが可能なシリコン−ゲルマニウム（ＳｉＧｅ）膜の形成方法を提供することを可能にすることを目的としている。 - 特許庁

To provide a semiconductor substrate manufacturing method for realizing a high relaxation ratio in a SiGe film formed on a semiconductor substrate and suppressing through dislocation concentration in the SiGe film at a minimum, and a semiconductor device manufacturing method utilizing the semiconductor substrate manufacturing method.例文帳に追加

半導体基板上に形成されたＳｉＧｅ膜において、高い緩和率を実現し、かつＳｉＧｅ膜内の貫通転位密度を最大限に抑制することができる半導体基板の製造方法及びそれを利用した半導体装置の製造方法を提供することを目的とする。 - 特許庁

This method for manufacturing a semiconductor substrate has a step for forming an SiGe layer or an SiGe layer and an Si layer on an anneal silicon substrate where an atom step and a terrace structure are formed, or on an anneal silicon substrate where a plurality of protrusions made of crystalline silicon are formed.例文帳に追加

原子ステップおよびテラス構造が形成されたアニールシリコン基板上、または、複数の結晶性シリコンからなる突起が形成されたアニールシリコン基板上に、ＳｉＧｅ層、または、ＳｉＧｅ層とＳｉ層を形成することを特徴とする半導体基板の製造方法を用いる。 - 特許庁

In a semiconductor substrate where an SiGe layer 2 is formed on an Si substrate 1, a crystal defect region 6 or a structure region 6a for facilitating generation or concentration of dislocation is formed on the interface of the Si substrate 1 and the SiGe layer 2.例文帳に追加

Ｓｉ基板１上に、ＳｉＧｅ層２が積層された半導体基板において、Ｓｉ基板１とＳｉＧｅ層２との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域６あるいは構造領域６ａが形成されている。 - 特許庁

In the manufacturing method of the semiconductor substrate, a silicon substrate is immersed in pure water, an ultrasonic wave is applied to the substrate, thereafter OSF cores are formed on the surface of the silicon substrate by applying heat treatment to the substrate, and the SiGe layer or the SiGe layer, and a Si layer are formed on the silicon substrate.例文帳に追加

シリコン基板を純水中に浸漬させて超音波を印加した後、熱処理することにより、シリコン基板表面にＯＳＦ核を形成し、前記シリコン基板上に、ＳｉＧｅ層、または、ＳｉＧｅ層とＳｉ層を形成することを特徴とする半導体基板の製造方法を用いる。 - 特許庁

An SiGe film is formed on the top surface of a substrate which is composed of a silicon single-crystal layer with a surface azimuth (111) or (110), a buried crystal defect is introduced into the substrate by ion injection and annealing, and a semiconductor film is formed on the SiGe film.例文帳に追加

表面が（１１１）又は（１１０）の面方位のシリコン単結晶層からなる基板上面にＳｉＧｅ膜を形成し、イオン注入及びアニール処理を行って前記基板内に埋め込み結晶欠陥を導入し、前記ＳｉＧｅ膜上に半導体膜を形成することからなる半導体基板の製造方法。 - 特許庁

The semiconductor substrate is constituted of a first Si layer 9-1 composed mainly of Si, an SiGe layer 9-4, and a second Si layer 9-3 which is interposed and installed between the Si layer 9-1 and the SiGe layer 9-4 and which covers a part as a surface layer part 9-2 on the Si layer 9-1 and containing impurities.例文帳に追加

Ｓｉが主成分である第１Ｓｉ層９−１と、ＳｉＧｅ層９−４と、第１Ｓｉ層９−１とＳｉＧｅ層９−４との間に介設され、第１Ｓｉ層９−１の表層部分９−２であり不純物が存在する部分を被覆する第２Ｓｉ層９−３とから構成されている。 - 特許庁

To provide a method of manufacturing a semiconductor substrate, capable of reducing the surface roughness of the principal surface of a strained Si layer provided on the principal surface of a strain-relaxing SiGe layer while suppressing differences due to positions in the rate of oxidation from surfaces of a Si-SiGe stack caused by heat treatment in an oxidation atmosphere.例文帳に追加

酸化雰囲気での熱処理によるＳｉ−ＳｉＧｅ積層体の表面からの酸化速度の位置による差異を抑えつつ、歪緩和ＳｉＧｅ層の主表面に設けられた歪みＳｉ層の主表面の表面粗さを小さくできる半導体基板の製造方法を提供する。 - 特許庁

Since the SiGe layer is formed on the substrate to be used in advance, an SiGe process can be omitted and since the Si layer is formed on its surface, impurities can effectively be removed in a surface purifying process when forming Si on it and planarity can be suppressed.例文帳に追加

Ｓｉが主成分であるＳｉ基板９−１にＳｉＧｅ層９−２が積層され、Ｓｉ層９−３が予め形成されている基板を用い、Ｓｉ層９−４を積層することで、ＳｉＧｅとＳｉの接触構造を形成する。 - 特許庁

To provide a technology to reduce power consumption by controlling amplifying distortion resulting from SiGe HBT when the SiGe HBT is used for a power amplifier which is required to achieve linear amplificaion like a broadband digital modulation system such as the spectrum spreading system and multicarrier system.例文帳に追加

スペクトル拡散方式やマルチキャリア方式といった広帯域デジタル変調方式のように線形増幅が必要とされる電力増幅器にＳｉＧｅ ＨＢＴを使用した場合、ＳｉＧｅ ＨＢＴによる増幅歪みを抑制して消費電力を低減できる技術を提供する。 - 特許庁

The semiconductor device is a CMOS comprising a DTMOS having a common substrate structure wherein the substrate part includes an Si substrate 41, a seed layer 44, a single crystal oxide film 45, a first SiGe layer 54, a second SiGe layer 55, and a strained Si layer 56 sequentially from below.例文帳に追加

半導体装置は、共通の基板構造を有するＤＴＭＯＳから構成されたＣＭＯＳであって、その基板部分は、下から順にＳｉ基板４１と、シード層４４と、単結晶酸化膜４５と、第１のＳｉＧｅ層５４と、第２のＳｉＧｅ層５５と、歪みＳｉ層５６とを有している。 - 特許庁

In the method for fabricating a semiconductor device having a junction interface where first conductivity type SiGe and second conductivity type Si or SiGe touch each other, the junction interface is cleaned, at the part thereof exposed to the surface, with a solution containing hydrofluoric acid and then cleaned with a solution containing sulfuric acid.例文帳に追加

第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置の作製方法において、前記接合界面が表面に露出する部分を、弗化水素酸を含む溶液で洗浄し、その後、硫酸を含む溶液で洗浄する。 - 特許庁

The low propagation loss optical waveguide is characterized in that a substrate with a monocrystal layer of Si, SiGe, or Ge, is used to form the optical waveguide on the monocrystal layer, and minute surface roughness present on the side face of the optical waveguide is improved by heat-treating the optical waveguide in a atmosphere of argon at a temperature of 500 to 1350°C.例文帳に追加

Si、SiGe又はGeの単結晶層を有する基板を用いて、該単結晶層に光導波路を形成し、温度500〜1350℃のアルゴン雰囲気中で熱処理することにより、該光導波路の側面に存在する微小な面荒れを改善することを特徴としている。 - 特許庁

In the method of manufacturing a semiconductor substrate, the SiGe layer is formed on the substrate with a surface composed of a silicon (a), a semiconductor layer is further formed thereon (b) and heat treatment is performed by applying ion injection into the SiGe layer in a wafer region to be an element isolation forming region (c).例文帳に追加

（ａ）表面がシリコンからなる基板上にＳｉＧｅ層を形成し、（ｂ）さらにその上に半導体層を形成し、（ｃ）素子分離形成領域となる基板上の領域におけるＳｉＧｅ層内にイオン注入し、熱処理を行う半導体基板の製造方法。 - 特許庁

In the semiconductor device having the junction interface where a first conductive type SiGe and a second conductive type Si or SiGe come in contact with each other, the surface concentration of a germanium oxide (GeO^2, GeO) in a portion where the junction interface is exposed outside is suppressed to 1.0×10^15 molecule/cm^2 or less.例文帳に追加

第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置において、前記接合界面が表面に露出する部分のゲルマニウム酸化物（ＧｅＯ２，ＧｅＯ）の表面濃度を１．０ｘ１０^１５ｍｏｌｅｃｕｌｅ／ｃｍ^２以下に抑える。 - 特許庁

To decrease an etch bit density in an SiGe layer in a method for forming a SiGe layer, a method for forming a distorted Si layer using the same, a method for manufacturing a field-effect transistor, a semiconductor wafer, a distorted Si wafer using the same, and a field-effect transistor.例文帳に追加

ＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みＳｉウェーハと電界効果型トランジスタにおいて、ＳｉＧｅ層のエッチピット密度を低減すること。 - 特許庁