「SigE」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To provide a method of manufacturing a semiconductor wafer suitable for forming a high-speed semiconductor device in which a lattice relaxation does not generate in an SiGe layer having a strain and the lattice is sufficiently distorted in an SGOI wafer or a GOI wafer.例文帳に追加

ＳＧＯＩウェーハやＧＯＩウェーハにおいて、歪みを有するＳｉＧｅ層に格子緩和が発生せず、格子が十分に歪んでおり、高速の半導体デバイスの作製に適する半導体ウェーハの製造方法を提供する。 - 特許庁

A layer structure of a MOSFET (metal oxide semiconductor field effect transistor) has a layer of Si:C or SiGe:C sandwiched between a gate insulator and a layer in which impurities are doped to have a preselected work function.例文帳に追加

本構造は、ゲート絶縁物と、予め選ばれた仕事関数を持つために不純物をドープされた層との間にサンドイッチ状に挟まれたＳｉ：ＣまたはＳｉＧｅ：Ｃの層を備える。 - 特許庁

Then, a laminated body of the first Si layer 21, the first SiGe layer 22 and the peeled second Si layer 23a is connected and integrated on a silicon oxide film 3 as a peeled epitaxial layer.例文帳に追加

すると、シリコン酸化膜３上には被剥離エピタキシャル層部分として、第一のＳｉ層２１、第一のＳｉＧｅ層２２及び剥離した第二のＳｉ層２３ａの積層体が結合・一体化された状態となる。 - 特許庁

An impurity density in the inclined base layer of an Si/SiGe or Si/SiGeC hetero bipolar transistor is inclined so as to gradually increase in a direction from an emitter to a collector without being turned to a uniform density.例文帳に追加

Ｓｉ／ＳｉＧｅ又はＳｉ／ＳｉＧｅＣヘテロバイポーラトランジスタの傾斜ベース層における不純物濃度を、均一濃度ではなく、エミッタからコレクタに向かう方向に徐々に増大するように傾斜させている。 - 特許庁

A separation layer 14 is formed on a silicon substrate 11, on which an SiGe layer 12 as a strain-induced layer and a silicon layer 13 as a strained semiconductor layer are formed, in sequence to building a first base substrate 10.例文帳に追加

シリコン基板１１上に分離層１４を形成し、その上に順に歪み誘起層としてＳｉＧｅ層１２、歪み半導体層としてシリコン層１３を形成して第１の基体１０を作成する。 - 特許庁

Further, the height b_4 of the top surface of the SiGe mixed crystal layer 49b from the bottom of the groove 8 is higher than the depth of the groove 8 based upon the surface of the silicon substrate 1.例文帳に追加

また、ＳｉＧｅ混晶層４９ｂの最表面の溝８の底からの高さｂ_4は、シリコン基板１の表面を基準としたときの溝８の深さよりも高い。 - 特許庁

A groove of depth larger than that of the bottom surface of a first semiconductor layer 11 is formed, at a location where a first semiconductor layer (SiGe) 11 and a second semiconductor layer (Si) 12 are formed by epitaxial growth on the substrate of bulk.例文帳に追加

バルクの基板上に第１半導体層（ＳｉＧｅ）１１、第２半導体層（Ｓｉ）１２をエピ成長させ、そこに第１半導体層１１の底面以上の深さの溝を形成する。 - 特許庁

A first opening W1 is formed in a first insulation film 20 and a polycrystal semiconductor film 21 on the base forming part of the HBT, and thereafter an SiGe layer 31 is formed by non-selective gas phase epitaxial growing method.例文帳に追加

ＨＢＴのベース形成部分上の第１絶縁膜２０及び多結晶半導体膜２１に第１開口Ｗ１を形成後、非選択的気相エピでＳｉＧｅ層３１を形成。 - 特許庁

A PFET comprises a gate dielectric having a high-k dielectric on an SiGe channel 10, a gate containing a metal, and a source/drain having silicide.例文帳に追加

ＰＦＥＴは、ＳｉＧｅチヤネル１０の上の高ｋ誘電体を有するゲート誘電体、金属を有するゲート及び、シリサイドを有するソース、ドレインから成る。 - 特許庁

In a semiconductor device having a SiGe HBT part, a high-density base region based on ion implantation of a depth which does not reach the collector region is formed on an external base portion of the HBT portion.例文帳に追加

本願発明は、ＳｉＧｅ系ＨＢＴ部を有する半導体装置において、ＨＢＴ部の外部ベース部に、コレクタ領域に達しない深さのイオン打ち込みによる高濃度ベース領域が形成されているものである。 - 特許庁

Only dummy active regions formed at positions opposed to a moving direction of the hole among the plurality of dummy active regions 105 are dummy active regions 106 with SiGe which include silicon and germanium.例文帳に追加

複数のダミー活性領域１０５のうち、正孔の移動方向と対向する位置に形成されたダミー活性領域のみをシリコンとゲルマニウムとを含むＳｉＧｅ付きダミー活性領域１０６としている。 - 特許庁

To precisely form a gate insulating film when a region where a semiconductor film of SiGe etc., is formed and a region where a gate insulating film comprising a silicon oxide film is formed are formed on the same substrate.例文帳に追加

ＳｉＧｅ等の半導体膜が形成された領域と、酸化シリコン膜から成るゲート絶縁膜が形成された領域とが同一基板上に形成される際に、ゲート絶縁膜を精度良く形成する。 - 特許庁

To provide a semiconductor device composed of an NMOS having a Si channel and a PMOS having an SiGe channel, wherein a tensile stress can be applied to the NMOS and dangling bonds can be reduced from the surface of the PMOS.例文帳に追加

Ｓｉチヤネルを有するＮＭＯＳとＳｉＧｅチャネルを有するＰＭＯＳで、ＮＭＯＳには引張り歪みを与える、ＰＭＯＳには、表面のダングリングボンドを減少させることができる半導体装置を提供する。 - 特許庁

To provide a fin structure of Ge or SiGe formed with a (110) plane on a side face, and to contribute to improvement of an element characteristic of a Fin FET or the like.例文帳に追加

側面に（１１０）面が形成されたＧｅ若しくはＳｉＧｅのフィン構造を実現することができ、ＦｉｎＦＥＴ等の素子特性の向上に寄与する。 - 特許庁

Further, a p^+ diffused layer 10 and a silicide film 8b are formed as an external base layer at the outside of a region acting as an internal base layer out of the SiGe alloy layer 4.例文帳に追加

さらにＳｉＧｅ合金層４のうち内部ベース層として働く領域の外側に、外部ベース層としてｐ^＋拡散層１０およびシリサイド膜８ｂを形成する。 - 特許庁

To provide a film-forming apparatus 3 which can remove a natural oxide film on a silicon substrate (W) at a low temperature and can grow a film of single-crystalline SiGe.例文帳に追加

シリコン基板Ｗの自然酸化膜を低温で除去することが可能であり、単結晶のＳｉＧｅ膜を成長させることが可能な、膜形成装置３を提供する。 - 特許庁

Besides, the composition ratio of Ge in the thin-film SiGe layer on the insulating film in the part constituting the MOSFETs is made higher than that in the part constituting the HBT.例文帳に追加

さらにＭＯＳＦＥＴを構成する部分の絶縁膜上の薄膜ＳｉＧｅ層のＧｅ組成を、ＨＢＴを構成する部分のそれより高くする。 - 特許庁

Furthermore, the semiconductor layer 30 is provided with first and second Si body areas 22 and 23 including high-density p-type impurity, an SiGe layer 24 including low-density p-type impurity, and an Si channel layer 25 including the low-density p-type impurity.例文帳に追加

また、高濃度のｐ型不純物を含む第１，第２Ｓｉボディ領域２２，２３と、低濃度のｐ型不純物を含むＳｉＧｅ層２４と、低濃度のｐ型不純物を含むＳｉチャネル層２５とが設けられている。 - 特許庁

When the SiGe layer 11 is etched under this condition with a hydrofluoric-nitric acid solution, a cavity is formed under the Si layer 13 in such a shape that the Si layer 13 is hanged from the supporting material 22.例文帳に追加

この状態でＳｉＧｅ層１１をフッ硝酸溶液でエッチングすると、支持体２２にＳｉ層１３がぶらさがった形でＳｉ層１３下に空洞部が形成される。 - 特許庁

To provide a method of producing a semiconductor substrate in which at least the distance from a buried oxide film to a strained silicon layer is sufficiently short and strain in an intermediate layer, i.e. an SiGe layer, is relaxed thoroughly.例文帳に追加

少なくとも埋め込み酸化膜から歪シリコン層までの距離が十分に短く、かつ中間層であるＳｉＧｅ層が完全に歪緩和した半導体基板の製造方法を提供する。 - 特許庁

The diode has an Si substrate 4, a first conductivity-type Si film 3 laminated and formed on the Si substrate and a second conductivity-type SiGe film 2 laminated and formed on the first conductivity-type Si film.例文帳に追加

Ｓｉ基板４と、このＳｉ基板上に積層形成された第１導電型のＳｉ膜３と、この第１導電型Ｓｉ膜の上に積層形成された第２導電型のＳｉＧｅ膜２とを有する。 - 特許庁

Then, a hole for exposing the Si substrate 1 is formed at the Si layer 5 and the SiGe layer, and an SiO_2 film 11 is formed on the Si substrate 1 so that the hole is buried and the Si layer 5 is covered.例文帳に追加

次に、Ｓｉ層５及びＳｉＧｅ層にＳｉ基板１を露出させる穴を形成し、穴が埋め込まれ且つＳｉ層５が覆われるようにして、Ｓｉ基板１上にＳｉＯ_２膜１１を形成する。 - 特許庁

To reduce through dislocation density in a semiconductor substrate, field-effect transistor, and a method of forming SiGe layer, method of forming strained Si layer using the same, and to provide method of manufacturing a field-effect transistor.例文帳に追加

半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法において、貫通転位密度を低減すること。 - 特許庁

The SiGe_x region 24 in a PMIS region 140 contains p-type impurities at a relatively high concentration, and it is connected with the silicide 26.例文帳に追加

また、ＰＭＩＳ領域１４０におけるＳｉＧｅ_x領域２４は、比較的に高濃度のＰ型不純物を含んでおり、シリサイド２６と電気的に接続されている。 - 特許庁

The varibale capacitance element VAR is provided with an N^+ type layer 56 containing a variable capacitance region 56a, P^+ type layers 61 epitaxially grown on the layer 56 and composed of SiGe and Si films, and P-type electrodes 62.例文帳に追加

可変容量素子ＶＡＲは、可変容量領域５６ａを含むＮ^+ 層５６と、Ｎ^+ 層５６の上にエピタキシャル成長により形成されたＳｉＧｅ膜及びＳｉ膜からなるＰ^+ 層６１と、Ｐ型電極６２とを備えている。 - 特許庁

An SiGe layer 13 is removed by a nitrohydrofluoric solution via the groove h2, thus forming a cavity section 25 between the Si substrate 1 and the Si layer 13.例文帳に追加

そして、この溝ｈ２を介してＳｉＧｅ層１３をフッ硝酸溶液で除去することにより、Ｓｉ基板１とＳｉ層１３との間に空洞部２５を形成する。 - 特許庁

To provide a method for manufacturing an SiGe-on-insulator substrate material substantially relaxed, of high quality, and capable of being used as a template for strained-silicon.例文帳に追加

ひずみＳｉ用のテンプレートとして使用可能な高品質で実質的に緩和されたＳｉＧｅオン・インシュレータ基板材料を製作する方法を提供することにある。 - 特許庁

Then, all the silicon layer 15 of the first board 10 and a part of the SiGe layer 14 are oxidized, and an oxide which serves lastly as a buried oxide film is formed.例文帳に追加

次いで、第１の基板１０のシリコン層１５の全部とＳｉＧｅ層１４の一部を酸化させて、最終的に埋め込み酸化膜となる酸化膜を形成する。 - 特許庁

Since a link area Rlink positioned below the mat oxide film 11 in an outer base layer is formed from the inclined SiGe base layer 8 to the Si cap layer 9, the outer base resistance is reduced.例文帳に追加

外部ベース層のうち下敷き酸化膜１１の下方に位置するリンク領域Ｒlinkが傾斜ＳｉＧｅベース層８からＳｉキャップ層９に亘って形成されているので、外部ベース抵抗が低減する。 - 特許庁

Since the second SiGe layer 55 functions as a channel in a P channel MOSFET and the strained Si layer 56 functions as a channel in an N channel MOSFET, high speed operation can be realized.例文帳に追加

Ｐチャネル型ＭＯＳＦＥＴにおいては第２のＳｉＧｅ層５５がチャネルとして機能し、Ｎチャネル型ＭＯＳＦＥＴにおいては歪みＳｉ層５６がチャネルとして機能するので、高速動作が可能となる。 - 特許庁

The NMOS3 has a first substrate layer 7 which is made of SiGe and is on the board 1, and the first channel layer 9 which is on the substrate layer 7 and is made of the Si containing a tensile distortion.例文帳に追加

ＮＭＯＳ３は、基板１上のＳｉＧｅからなる第１下地層７と、この上部のＳｉからなる引っ張り歪みを内在する第１チャネル層９とを備えている。 - 特許庁

A support for supporting the Si layer 13 is formed so that the support hole is buried and the Si layer 13 is covered, and an SiGe removal hole abutting on the element region is formed.例文帳に追加

次に、Ｓｉ層１３を支持する支持体を、支持体穴を埋め込み且つＳｉ層１３を覆うように形成し、ＳｉＧｅ除去穴を素子領域に隣接して形成する。 - 特許庁

On the SiGe channel layer 103, the Si cap layer 104 is provided.例文帳に追加

ＳｉＧｅチャネル層１０３の上に、Ｓｉキャップ層１０４が設けられており、Ｓｉキャップ層１０４には、ＳｉＧｅチャネル層１０３から不純物が拡散してゲート絶縁膜１０５に侵入するのを阻止するための炭素含有層が設けられている。 - 特許庁

The first region 4g is formed of SiGe having a group IV element, i.e., Si, and a different group IV element, i.e., Ge.例文帳に追加

nチャネルMISFETＱｎのゲート電極４Ｎが、少なくとも２種類の第１及び第２四族元素で形成された第１領域４ｇと第１四族元素で形成された第２領域４ｎとで構成される。 - 特許庁

A gate 3 is realized, where with an SiGe mixed crystal or an SiGeC mixed crystal as a material, the mixed crystal is thermally oxidized to segregate Ge, with a composition at a gate end different from that at a gate central part for a threshold to be kept high.例文帳に追加

材料がＳｉＧｅ混晶或いはＳｉＧｅＣ混晶であって、該混晶を熱酸化してＧｅを偏析させ、組成をゲート端部とゲート中央部とで異ならせることに依って、しきい値を高く維持したゲート３を実現する。 - 特許庁

The complete-depletion type SOI semiconductor device includes an nMOS-type element having a p-type polycrystalline SiGe gate electrode 15, a body region (channel region) 13B made of an n-type semiconductor, a source region 13S, and a drain region 13D.例文帳に追加

ｐ型多結晶ＳｉＧｅゲート電極１５並びにｎ型半導体からなるボディ領域（チャネル領域）１３Ｂ、ソース領域１３Ｓ、ドレイン領域１３Ｄを備えたｎＭＯＳ型素子が含まれる。 - 特許庁

The semiconductor layer is also provided with first and second Si body regions 22 and 23, an SiGe body region 24 containing p-type impurities of high concentration, and an Si channel layer 25 containing p-type impurities of low concentration.例文帳に追加

また、第１，第２Ｓｉボディ領域２２，２３と、高濃度のｐ型不純物を含むＳｉＧｅボディ領域２４と、低濃度のｐ型不純物を含むＳｉチャネル層２５とが設けられている。 - 特許庁

To provide a high performance NMOS transistor and a high- performance PMOS transistor, using a distortion Si/SiGe layer on a silicon substrate on an insulator.例文帳に追加

絶縁体上シリコン基板上に歪Ｓｉ／ＳｉＧｅ層を用いた高性能ＮＭＯＳトランジスタおよび高性能ＰＭＯＳトランジスタを提供すること - 特許庁

The substrate is heated at 950°C or higher in an oxidizing atmosphere or an inert gas atmosphere to melt the SiGe mixed crystal layer and diffuse Ge in parts of the first Si layer and the second Si layer.例文帳に追加

基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上で熱処理してＳｉＧｅ混晶層を溶融するとともに第１Ｓｉ層と第２Ｓｉ層の一部にＧｅを拡散する。 - 特許庁

In this case, a distortion Si layer 3' is positioned on the face within 5 μm from the periphery of the contact face of the lattice relaxation SiGe layer 4 to the insulating layer 5, and the gate insulating layer 2 is formed on this.例文帳に追加

このトランジスタにおいて、格子緩和ＳｉＧｅ層４の絶縁層５との接触面の周囲から５μｍ以内にある面上に位置する歪Ｓｉ層３´がありこの上にゲート絶縁層２が形成されている。 - 特許庁

In this case, an alignment mark M is formed on the Si substrate 1 when the support hole is formed, and the alignment mark M is used for photolithographic alignment in the process for forming the SiGe removal hole.例文帳に追加

本発明では、支持体穴を形成する際にＳｉ基板１上にアライメントマークＭを形成しておき、ＳｉＧｅ除去穴を形成する工程では、このアライメントマークＭを用いてフォトリソグラフィーの位置合わせを行う。 - 特許庁

To provide a process for producing a semiconductor substrate in which a strained Si layer can be formed on a silicon substrate while suppressing threading dislocation as much as possible and eliminating an SiGe layer as much as possible and production efficiency can be enhanced.例文帳に追加

ＳｉＧｅ層を極力設けることなく、貫通転位を極力抑制した歪みＳｉ層をシリコン基板上に形成することができ、生産効率を向上できる半導体基板の製造方法を提供する。 - 特許庁

Moreover, the CapSiC 27 over the base region is formed after the polycrystal SiGe30 growing in the lower side from the rear surface of the protruded part of the polycrystal silicon film 9 is placed in contact (joined) with a p-SiGe 25.例文帳に追加

また、ベース領域上のＣａｐＳｉＣ２７は、多結晶シリコン膜９の突出部の裏面から下方向に成長する多結晶ＳｉＧｅ３０が、ｐ−ＳｉＧｅ２５と接触（接合）した後に形成する。 - 特許庁

By a low pressure non-selective epitaxial deposition method, a semiconductor film that is an SiGe/SiGeC film 9 in this case is grown on the entire surface of a silicon oxide film 7 so that the inner wall of a base opening 8 is covered.例文帳に追加

減圧式の非選択エピタキシャル成長法により、ベース開口部８の内壁を覆うようにシリコン酸化膜７の全面に半導体膜、ここではＳｉＧｅ／ＳｉＧｅＣ膜９を成長する。 - 特許庁

An SiGe mixed crystal layer is formed epitaxially on the opposite sides of the channel region of a p-channel MOS transistor and a uniaxial compressive stress is generated in the channel region.例文帳に追加

ｐチャネルＭＯＳトランジスタのチャネル領域両側にＳｉＧｅ混晶層をエピタキシャルに形成し、前記チャネル領域に一軸性圧縮応力を発生させる。 - 特許庁