「SigE」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Since a cap silicon film 73 is grown on a thin barrier film 78 after the barrier film 78 is formed on an SiGe film 72 at the time of growing the cap silicon film 73, the aggregation of the SiGe film 72 can be prevented and, in addition, the deterioration of the reliability of a gate insulating film 6 can be prevented.例文帳に追加

キャップシリコン膜７３を成長する際に予めＳｉＧｅ膜７２上に薄いバリア膜７８を形成しておき、その上にキャップシリコン膜７３を成長するので、ＳｉＧｅ膜７２の凝集を防ぐことができ、ゲート絶縁膜６の信頼性劣化を防ぐことができる。 - 特許庁

A semiconductor substrate (10) for forming a transistor comprises: a silicon substrate (11) including a main surface (11a); a strain-relaxed SiGe layer (12) formed on the main surface (11a) of the silicon substrate (11); and a strained Si layer (13) formed on the strain-relaxed SiGe layer (12).例文帳に追加

トランジスタを形成するための半導体基板（１０）は、主面（１１ａ）を持つシリコン基板（１１）と、このシリコン基板（１１）の主面（１１ａ）上に形成された歪緩和ＳｉＧｅ層（１２）と、この歪緩和ＳｉＧｅ層（１２）上に形成された歪Ｓｉ層（１３）と、を含む。 - 特許庁

To provide an appropriate solution to use stress generated by a backside layer not only for controlling a bow but for improving the quality of a SiGe epitaxial layer, in particular a reduction in cross-hatching and surface roughness of the SiGe layer deposited on a Si substrate.例文帳に追加

バウの制御のためだけでなく、ＳｉＧｅエピタキシャル層の品質を改善するために、特にＳｉ基板上に堆積されたＳｉＧｅ層のクロスハッチ及び表面ラフネスを低減するために、背面層によって形成された応力を用いる適切な解決策を提供すること。 - 特許庁

An insulating film 7 and an N-type polycrystal silicon film 8 are laminated on not only an external base layer 10 adjacent to an internal base layer 5 (P-type SiGe layer) on an N-type epitaxial layer 3 but also the internal base layer 5 (P-type SiGe layer).例文帳に追加

Ｎ型エピタキシャル層３上の内部ベース層（Ｐ型ＳｉＧｅ層）５と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅ層）５上には、絶縁膜７及びＮ型多結晶シリコン膜８が積層形成される。 - 特許庁

To provide a low-cost semiconductor substrate of high throughput and a method for manufacturing it in which a high degree of relaxation is achieved in a strain SiGe film, even when the SiGe film having a thickness thinner than that of a critical film of high Ge concentration is formed on a substrate.例文帳に追加

基板上に高濃度のＧｅ濃度を有する臨界膜厚以下の歪ＳｉＧｅ膜を有する場合でも、このＳｉＧｅ膜において高い緩和度を達成することができ、さらにスループットが高く、安価な、半導体基板及びその製造方法を提供すること。 - 特許庁

The emitter base lamination part 20 has an SiGeC spacer layer 21, an SiGeC intrinsic base layer 22 comprising high concentration boron, an SiGe cap layer 23, an Si cap layer 24 and an emitter layer 25 formed by doping the Si cap layer 24 and the SiGe cap layer 23 with phosphorous.例文帳に追加

エミッタ・ベース積層部２０は、ＳｉＧｅＣスペーサ層２１と、高濃度のボロンを含むＳｉＧｅＣ真性ベース層２２と、ＳｉＧｅキャップ層２３と、Ｓｉキャップ層２４と、Ｓｉキャップ層２４及びＳｉＧｅキャップ層２３内にリンをドープしてなるエミッタ層２５とを有している。 - 特許庁

The semiconductor includes a control electrode containing at least a gate dielectric layer SiO on a semiconductor P-channel layer SiGe, wherein the gate dielectric layer SiO has a defect level E_t, which decreases exponentially as function of energy, from the band edges of the adjacent layer (being the semiconductor P-channel layer SiGe, or optionally a capping layer Si) toward the center of the band gap of the layer.例文帳に追加

半導体Ｐチャネル層ＳｉＧｅの上の、少なくともゲート誘電体層ＳｉＯを含む制御電極とを含む半導体であって、ゲート誘電体層ＳｉＯは、隣り合う層（半導体Ｐチャネル層ＳｉＧｅまたは任意的にキャップ層Ｓｉ）のバンドの端部から、この層のバンドギャップの中央に向かって、エネルギの関数として指数関数的に減少する欠陥レベルＥ_ｔを有する。 - 特許庁

To provide a semiconductor substrate and a field effect transistor, a method for forming an SiGe layer, a method for forming a strained Si layer and a method for manufacturing a field effect transistor in which dislocation density of the SiGe layer is reduced by a method by which restriction on the process and on the degree of freedom in the placement of device design is suppressed.例文帳に追加

半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法において、プロセスの制約が少なく、またデバイス設計の配置自由度における制限が少ない方法で、ＳｉＧｅ層の転位密度を低減すること。 - 特許庁

Next, ions are implanted into the structure, the ions forming defects by which mechanical decoupling is achieved at the interface or vicinity of the interface; then a heating step is performed to the structure including the implanted ions, by which mutual diffusion of Ge through the first single crystal Si layer and SiGe layer is achieved; thereby a SiGe layer that is substantially relaxed single crystal and homogenous is formed on the barrier layer.例文帳に追加

次に、界面での、または界面付近での機械的な分断を可能にする欠陥を形成することができるイオンが構造内に注入され、その後、注入されたイオンを含む構造に、第１の単結晶Ｓｉ層およびＳｉＧｅ層を通るＧｅの相互拡散を可能にする加熱ステップを施して、障壁層の上に、実質的に緩和された単結晶であり均質のＳｉＧｅ層を形成する。 - 特許庁

To improve a problem resulting from a defect at the interface between an insulation layer and a SiGe crystal layer not to give adverse effect on the leak current characteristic in a MIS type field effect transistor in which a strain Si layer joined with the SiGe crystal layer formed on an insulation layer is used for channel layer.例文帳に追加

本発明では絶縁層上に形成されたＳｉＧｅ結晶層に接合するひずみＳｉ層をチャネル層に用いるＭＩＳ型電界効果トランジスタにおいて、絶縁層とＳｉＧｅ結晶層との界面の欠陥等に起因する問題が、リーク電流特性等に悪影響を与えないよう改良する。 - 特許庁

To provide a method for producing a semiconductor device, and the semiconductor device in which high strain relaxation rate is attained even in a strained SiGe film having thickness equal to or thinner than critical film thickness and high Ge concentration formed on a semiconductor substrate, through dislocation density is reduced, undulation of a second SiGe film surface formed on it is inhibited and smoothness can be enhanced.例文帳に追加

半導体基板上に形成された高濃度のＧｅ濃度を有する臨界膜厚以下の歪ＳｉＧｅ膜においても高い歪緩和度を達成し、貫通転位密度を低減し、その上に形成される第２のＳｉＧｅ膜表面のうねりを抑制し、平滑性を向上させることができる半導体装置の製造方法及び半導体装置の提供。 - 特許庁

To provide a method for manufacturing a semiconductor device comprising a step for growing a silicon containing film of Si, SiGe or the like, not only immediately above a region where a semiconductor material of Si, SiGe or the like is exposed but also above a region where SiO_2, SiN or the like is exposed while extruding Si laterally.例文帳に追加

ＳｉまたはＳｉＧｅ等の半導体材料が露出している領域直上のみにＳｉやＳｉＧｅ等のシリコン含有膜を選択成長させるのではなく、ＳｉＯ_２やＳｉＮ等が露出している領域上にもＳｉを横方向にせり出させて成長させる成膜工程を備える半導体デバイスの製造方法を提供する。 - 特許庁

An MOS gate trench device has on-resistance reduced by forming a strained SiGe layer on a silicon surface of trench in a thickness smaller than about 13nm, and forming thin (30nm or smaller than 30nm) layer of silicon epitaxially deposited on the SiGe layer by which an epilayer is converted to a gate oxide layer.例文帳に追加

ＭＯＳゲートトレンチ素子は、トレンチのシリコン表面にひずんだＳｉＧｅ層を約１３ｎｍよりも小さな厚さに形成し、エピ層がゲート酸化物層に転化されるＳｉＧｅ層にエピタキシャル堆積されたシリコンの薄い（３０ｎｍ又はそれよりも薄い）層を形成することによって、減少されたオン抵抗を有する。 - 特許庁

The method, which is integrated with a Bi CMOS process and which forms the polysilicon-to-polysilicon capacitor, comprises a step in which the lower-part plate electrode of the capacitor is formed, while the gate electrode of a CMOS transistor is stuck and a step in which an upper-part SiGe plate electrode is formed, while the SiGe base region of a heterojunction bipolar transistor is grown.例文帳に追加

ＢｉＣＭＯＳプロセスと一体化されたポリシリコン−ポリシリコン間キャパシタを形成する方法が、ＣＭＯＳトランジスタのゲート電極の付着の間に、ポリシリコン−ポリシリコン間キャパシタの下部プレート電極を形成するステップと、ヘテロ接合バイポーラ・トランジスタのＳｉＧｅベース領域の成長の間に、上部ＳｉＧｅプレート電極を形成するステップとを含む。 - 特許庁

To provide a semiconductor substrate and a field effect transistor, a method for forming an SiGe layer, a method for forming a strained Si layer and a method for manufacturing a field effect transistor in which dislocation density of the SiGe layer is reduced by a method by which restriction on the process and on the degree of freedom in the placement of device design is suppressed.例文帳に追加

半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法において、プロセスの制約が少なく、またデバイス設計の配置自由度における制限が少ない方法で、ＳｉＧｅ層の貫通転位密度を低減すること。 - 特許庁

This field effect transistor is provided with a substrate 6, an insulating layer 5 formed on the substrate 6, a lattice relaxation SiGe layer 4 formed like an island on the insulating layer 5, a distortion Si layer 3 formed on the lattice relaxation SiGe layer 4, a gate insulating layer 2 formed on the distortion Si layer 3, and a gate electrode 1 formed on the gate insulating layer 2.例文帳に追加

基板６と、基板６上に形成された絶縁層５と、絶縁層５上に、島状に形成された格子緩和ＳｉＧｅ層４と、格子緩和ＳｉＧｅ層４上に形成された歪Ｓｉ層３と、歪Ｓｉ層３上に形成されたゲート絶縁層２と、ゲート絶縁層２上に形成されたゲート電極１とを具備する電界効果トランジスタである。 - 特許庁

When a trench is built on a silicon substrate for a source region and a drain region and then the trench is filled epitaxially with the SiGe mixed crystal layer, the side wall of the trench is built using multiple facets and the atomic concentration of Ge in the SiGe mixed crystal layer is increased beyond 20%.例文帳に追加

シリコン基板中、ソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをＳｉＧｅ混晶層によりエピタキシャルに充填する際に、前記トレンチの側壁面を複数のファセットにより画成し、さらにＳｉＧｅ混晶層中のＧｅ原子濃度を２０％を超えて増大させる。 - 特許庁

This method for manufacturing a semiconductor wafer is provided with a process for growing epitaxially an SiGe layer on a surface of a first silicon single crystal wafer, a process for coupling a surface of the SiGe layer with a surface of a second wafer via an oxide film, and a process for thinning the first silicon single crystal wafer coupled with the second wafer and exposing the Si layer including lattice strain.例文帳に追加

第１のシリコン単結晶ウェーハの表面にＳｉＧｅ層をエピタキシャル成長する工程と、該ＳｉＧｅ層の表面と第２のウェーハの表面とを酸化膜を介して結合する工程と、該第２のウェーハと結合された該第１のシリコン単結晶ウェーハを薄膜化して格子歪みを内在するＳｉ層を露出させる工程と、を有するようにした。 - 特許庁

A composition for wet etching includes a peracetic acid and a fluorinated acid, and also, substantially includes SiGe for a PMOS transistor of a CMOS element, SiGe for an NMOS transistor of the CMOS element with an etching rate equal to that of Si, and a relative amount of an oxidizer in a composition sufficient for securing the etching rate of Si.例文帳に追加

過酢酸及びフッ化酸を含み、実質的に、ＣＭＯＳ素子のＰＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度と同一の、ＣＭＯＳ素子のＮＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度を確保するのに十分な組成物における相対的な量の酸化剤を含むウェットエッチングの組成物である。 - 特許庁

The bipolar transistor has a collector layer 5 made of Si, a base layer 6 made of SiGe, and an emitter layer 10 made of Si, and the Ge concentration of the base layer 6 comprising the SiGe layer is so formed as to increase from the side of an emitter to the side of a collector.例文帳に追加

この発明は、Ｓｉからなるコレクタ層５と、ＳｉＧｅからなるベース層６と、Ｓｉからなるエミッタ層１０とを備え、ＳｉＧｅ層からなるベース層６のＧｅの濃度がエミッタ側からコレクタ側に向かって増加するように形成されているバイポーラトランジスタにおいて、エミッタ層１０を構成するＳｉ層中に多結晶ＳｉＧｅからなるＳｉＧｅ層８を設けるようにした。 - 特許庁

An epitaxial SiGe layer 16 is formed in a trench formed on the silicon substrate 11 between the element isolation region 12 and the gate electrode 14 by an epitaxial growth method.例文帳に追加

素子分離領域１２とゲート電極１４との間のシリコン基板１１に形成されたトレンチ内には、エピタキシャル成長法によりエピタキシャルＳｉＧｅ層１６が形成されている。 - 特許庁

A silicon layer (a strain Si layer 5)is epitaxially grown on the silicon-germanium (SiGe) substrate 1, comprising a single crystal silicon-germanium mixed crystal with the ratio of silicon to germanium being controlled approximately uniformly.例文帳に追加

シリコンとゲルマニウムの比率が略均一に制御された単結晶のシリコン・ゲルマニウム混晶より成るシリコン・ゲルマニウム(ＳｉＧｅ)基板１上に、シリコン層(歪Ｓｉ層５)をエピタキシャル成長して構成する。 - 特許庁

A base region is formed through introduction of boron (B) of a silicon-germanium layer in the SiGe HBT used in the power amplifier of a digital mobile phone.例文帳に追加

デジタル携帯電話機の電力増幅器に用いられるＳｉＧｅ ＨＢＴにおいて、シリコン−ゲルマニウム層のホウ素（Ｂ）を導入してベース領域を形成する。 - 特許庁

Next the second etchant that may be the same as the defect etchant or different from it is used to corrode the SiGe layer 14 under the pit while Si 16 is kept unhurt.例文帳に追加

次いで、欠陥エッチング液と同じか異なるものとすることができる第２のエッチング液を用いて、ピットの下のＳｉＧｅ層１４を浸食する一方で、Ｓｉ１６は無傷のままとする。 - 特許庁

Subsequently, H^+ ions are implanted down to a depth below the interface of the strained SiGe layer 16 and the silicon substrate 10 and a trench 26 reaching the inside of the silicon substrate 10 is made by STI.例文帳に追加

その後、歪ＳｉＧｅ層１６とシリコン基板１０との界面よりも下の深さにまでＨ^＋イオンを注入して、ＳＴＩによって、シリコン基板１０内に達するトレンチ２６を形成する。 - 特許庁

On both sides of the SiGe crystal film 4a and the Si crystal film 4b, an Si crystal film 3 is formed to function as a source/drain area.例文帳に追加

また、ＳｉＧｅ結晶膜４ａおよびＳｉ結晶膜４ｂの両側には、ソース／ドレイン領域として機能するＳｉ結晶膜３が形成されている。 - 特許庁

In the production method, while forming an active CMOS element on a first silicon substrate, an SiGe superlattice structure is formed on a second SOI (Si-on-insulator) substrate.例文帳に追加

上記製造方法では、第１のシリコン基板に能動ＣＭＯＳ素子を形成するとともに、第２のＳＯＩ（Si-on-insulator）基板上にＳｉＧｅ超格子構造を形成する。 - 特許庁

The stress receiving layer includes silicon (Si), the stress inducing layer includes silicon-germanium (SiGe), and the material includes carbon given by doping both layers during the period of the formation of the device.例文帳に追加

応力受容層はシリコン（Ｓｉ）であり、応力誘発層はシリコン・ゲルマニウム（ＳｉＧｅ）であり、材料は、デバイスを形成する間に両層をドープすることによって与えられるカーボンである。 - 特許庁

The semiconductor layer 30 comprises an upper Si film 12 and an Si buffer layer 13, an SiGe film 14, and an Si cap layer 15 which are epitaxial-grown, respectively.例文帳に追加

半導体層３０は、上部Ｓｉ膜１２と、各々エピタキシャル成長されたＳｉバッファ層１３，ＳｉＧｅ膜１４，Ｓｉキャップ層１５とから構成されている。 - 特許庁

A source region 7 and a drain region 8 are formed in the SiGe layer 10 and the silicon substrate 9 at positions pinching a channel region below the tunnel insulation film 3.例文帳に追加

トンネル絶縁膜３下のチャネル領域を挟む位置のＳｉＧｅ層１０及びシリコン基板９中には、ソース領域７及びドレイン領域９が形成されている。 - 特許庁

After the n-channel MISFET region is masked by a silicon nitride film 6, the polycrystalline SiGe film 7 in the p-channel region is thermally oxidized selectively to increase its Ge concentration.例文帳に追加

ｎチャネルＭＩＳＦＥＴ領域をシリコン窒化膜６によりマスクして、ｐチャネル領域の多結晶ＳｉＧｅ膜７を選択的に熱酸化することにより、そのＧｅ濃度を高くする。 - 特許庁

In the semiconductor device 100 such as this, a silicon nitride film 17c containing halogen element is formed on the side surface of the gate electrode 12, when an SiGe layer 14 is formed on the Si substrate 10.例文帳に追加

このような半導体装置１００では、Ｓｉ基板１０上にＳｉＧｅ層１４を形成する場合、ゲート電極１２の側面には、ハロゲン元素を含有したシリコン窒化膜１７ｃが形成されている。 - 特許庁

When this method, in which the strained Si layer 14 is formed on the silicon/germanium substrate 11, is used, the epitaxial growth of an SiGe layer becomes unnecessary.例文帳に追加

このようにシリコン・ゲルマニウム基板１１に歪みＳｉ層１４を形成する半導体基板の製造方法によれば、ＳｉＧｅ層のエピタキシャル成長は不要となる。 - 特許庁

To provide the manufacturing method of a semiconductor wafer having a good crystalline SiGe layer wherein lattice relaxation is fully performed and surface roughness is controlled.例文帳に追加

格子緩和が十分に行なわれ、表面の面粗れが抑制され、かつ結晶性のよいＳｉＧｅ層を有する半導体ウェーハの製造方法を提供する。 - 特許庁

Subsequently, the SiGe crystal 504 is removed by selective etching to leave only single crystal microstructure of Si 506 thus fabricating an isolated single crystal planar microstructure of Si.例文帳に追加

その後、選択的エッチングによってＳｉＧｅ結晶５０４を除去し、単結晶のＳｉ微細構造５０６だけを残す事で、孤立した単結晶の板状Ｓｉ微細構造を製造する。 - 特許庁

To provide a semiconductor device having an Si/SiGe gate electrode structure having appropriately controlled Ge concentration distribution and shape each in a pMOS and an nMOS suited for a fined CMOS semiconductor device.例文帳に追加

微細化されたＣＭＯＳ半導体装置に適したｐＭＯＳとｎＭＯＳにおいてそれぞれ適切に制御されたＧｅ濃度分布及び形状を有するＳｉ／ＳｉＧｅゲート電極構造を備えた半導体装置を提供することである。 - 特許庁

The semiconductor substrate has an Si substrate 1, the SiGe layer SG formed on the surface of the substrate 1, and an implanted region 1a, into which hydrogen ions or helium ions are implanted near the surface of the substrate 1.例文帳に追加

Ｓｉ基板１と、該Ｓｉ基板上のＳｉＧｅ層ＳＧとを備え、前記Ｓｉ基板表面近傍に、水素イオンあるいはヘリウムイオンが注入された注入領域１ａを有する。 - 特許庁

On a single crystal Si substrate on which an element isolation layer 3 has been formed, a SiGe layer 11 and a Si layer 13 are laminated sequentially by the epitaxial growth method.例文帳に追加

素子分離層３が形成された単結晶のＳｉ基板１上に、エピタキシャル成長法によってＳｉＧｅ層１１とＳｉ層１３とを順次積層する。 - 特許庁

To provide a method of forming a SiGe bipolar transistor substantially excluding dislocation defects present between an emitter and collector region.例文帳に追加

エミッタ領域とコレクタ領域の間に存在する転位欠陥を実質上含まないＳｉＧｅバイポーラ・トランジスタを形成する方法を提供すること。 - 特許庁

A tunnel insulation film 3 is directly formed on the surface of the SiGe layer 10 and a floating gate 2 is formed on the tunnel insulation film 3.例文帳に追加

このＳｉＧｅ層１０の表面上に直接トンネル絶縁膜３が形成され、このトンネル絶縁膜３上にフローティングゲート２が形成されている。 - 特許庁

To provide a semiconductor substrate having a high quality strained Si (silicon) layer by reducing the density of threading dislocation on the surface of an SiGe layer for forming the strained Si layer as much as possible.例文帳に追加

歪みＳｉ層が形成されるＳｉＧｅ層表面の貫通転位の密度を極力少なくすることにより、高品質の歪みＳｉ（シリコン）層を有する半導体基板およびその半導体基板の製造方法を提供する。 - 特許庁

A polysilicon film (Poly SiGe film) containing germanium can contain boron in a high concentration as compared with a polysilicon film and furthermore is a material that is easily set to be low resistance since the activation rate of the boron at a low temperature is high.例文帳に追加

ゲルマニウムを含むポリシリコン膜（ポリＳｉＧｅ膜）はポリシリコン膜に比べてホウ素を高濃度に含有することができ、さらに低温におけるホウ素の活性化率が高いことから低抵抗にすることが容易な材料である。 - 特許庁

The distorted silicon wafer has an epitaxial SiGe layer having lattice mismatching properties, a nitride-film layer having a nitrogen concentration of 1×10^19 atoms/cc or more, and a distorted Si layer on a single-crystal silicon substrate.例文帳に追加

本歪みシリコンウェーハは、単結晶シリコン基板上に格子不整合性のあるエピタキシャルＳｉＧｅ層と、窒素濃度が１×１０^１９atoms／cc以上の窒化膜層と、歪みＳｉ層とを備えたことを特徴としている。 - 特許庁

METHOD FOR PRODUCING WAFER INCLUDING SILICON SINGLE CRYSTAL SUBSTRATE HAVING FRONT SIDE AND BACK SIDE AND LAYER OF SIGE DEPOSITED ON THE FRONT SIDE例文帳に追加

おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法 - 特許庁

To improve the on current of a PMOS transistor by forming a SiGe layer in the source/drain diffusion layer of the PMOS transistor without increasing the number of masks.例文帳に追加

マスク数を増やすことなく、ＰＭＯＳトランジスタのソース／ドレイン拡散層内にＳｉＧｅ層を形成することで、ＰＭＯＳトランジスタのオン電流を向上する。 - 特許庁