「SigE」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To use an ordinary silicon substrate and form a silicon crystalline layer undergoing distortion causing no malfunction even when an SiGe layer is thin.例文帳に追加

通常のシリコン基板を用いることができ、しかもＳｉＧｅ層の膜厚が薄くても良質な歪みシリコン結晶層を形成することを可能にする。 - 特許庁

A photodiode 27 where a photosensitive layer 17a is constituted of an SiGe layer and a bipolar transistor 28 as a signal processing circuit of the photodiode 27 are provided on an SOI substrate 29.例文帳に追加

受光層１７ａがＳｉＧｅ層によって構成されたフォトダイオード２７と、このフォトダイオード２７の信号処理回路として、バイポーラトランジスタ２８とが、ＳＯＩ基板２９上に設けられている。 - 特許庁

In a VP circuit for driving a MOSFET Tr3, hFE of a phototransistor Tr4 is increased by using the SiGe layer as a base region 7a of the phototransistor Tr4.例文帳に追加

さらに、ＭＯＳＦＥＴＴｒ３を駆動するＶＰ回路において、フォトトランジスタＴｒ４のべ一ス領域７ａにＳｉＧｅ層を用いてフォトトランジスタＴｒ４のｈＦＥを高くする。 - 特許庁

After that, the SiGe layer 11 is wet-etched via the groove H, thus forming a cavity 25 between the Si substrate 1 and an Si layer 13.例文帳に追加

その後、溝Ｈを介してＳｉＧｅ層１１をウェットエッチングすることによって、Ｓｉ基板１とＳｉ層１３との間に空洞部２５を形成する。 - 特許庁

To realize a high speed and low consumption power CMOS device by forming a lattice strain-relaxed SiGe thin film suitable for manufacturing a strained Si-CMOS on an insulation film without doping impurities.例文帳に追加

不純物のドープを行うことなく、歪みＳｉ−ＣＭＯＳの製造に適した絶縁膜上の格子緩和ＳｉＧｅ薄膜を形成することができ、高速，低消費電力のＣＭＯＳデバイスの実現に寄与する。 - 特許庁

Even when the effective neutral base is enlarged by the increase of collector current, no energy barrier is formed in a conduction band at the heterointerface of the n-type single crystal SiGe layer and the p-type single crystal SiGeC layer.例文帳に追加

コレクタ電流の増加によって、実効的な中性ベースが拡大した場合でも、ｎ型単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅＣ層のヘテロ界面における伝導帯に、エネルギー障壁が発生しない。 - 特許庁

Finally, the SiGe layer 3 is etched through the opening surface H to form a cavity between the Si layer 5 and the Si substrate 1 and a thermal oxidation film is formed in the cavity.例文帳に追加

その後、開口面Ｈを介してＳｉＧｅ層３をエッチングして、Ｓｉ層５とＳｉ基板１との間に空洞部を形成し、空洞部内に熱酸化膜を形成する。 - 特許庁

To provide a method for forming a relaxed SiGe-on-insulator substrate having improved relaxation, comparatively low defect density, and improved surface quality.例文帳に追加

向上された緩和、かなり低い欠陥密度、および改善された表面品質を有する緩和されたＳｉＧｅオンインシュレータ基板を形成する方法を提供すること。 - 特許庁

When an SiGe layer is relaxed at an enough temperature, the property of its dislocation movement is such that strain release defect moves down into the thin Si layer when an embedded oxide shows semi-viscosity behavior.例文帳に追加

十分な温度でＳｉＧｅ層を緩和すると、その転位運動の性質は、埋込み酸化物が半粘性挙動を示すときにひずみ解放欠陥が薄いＳｉ層内に下方移動するようなものである。 - 特許庁

To provide a method that can improve hole mobility by applying a uniaxial compression stress from an SiGe mixed crystal layer to a p-channel area for a semiconductor device having the p channel.例文帳に追加

ｐ型チャネルを有する半導体装置において、前記ｐ型チャネル領域に一軸性圧縮応力をＳｉＧｅ混晶層より印加して、前記チャネル領域におけるホール移動度を向上させる。 - 特許庁

Furthermore, a p^+ diffusion layer 10 and a silicide film 11b are formed as an external base layer outside the region acting as an internal base layer in the SiGe alloy layer 4.例文帳に追加

さらにＳｉＧｅ合金層４のうち内部ベース層として働く領域の外側に、外部ベース層としてｐ^＋拡散層１０およびシリサイド膜１１ｂを形成する。 - 特許庁

An SiGe layer is formed by selective epitaxial growth for use as a base layer BL, and then an Si layer is formed by non-selective epitaxial growth for use as the cap Si layer BCL.例文帳に追加

このうち、ベース層ＢＬとしてＳｉＧｅ層を選択性エピタキシャル成長によって形成した後、キャップＳｉ層ＢＣＬとしてＳｉ層を非選択性エピタキシャル成長によって形成する。 - 特許庁

The ratio of Ge in the composition of SiGe fine particles 1124 increases continuously from a position contiguous to a p-type silicon substrate 1121 toward a position contiguous to an SiO_2 film 1126.例文帳に追加

ＳｉＧｅ微粒子１１２４の組成におけるＧｅの占める割合は、ｐ型シリコン基板１１２１に隣接する箇所からＳｉＯ_2 膜１１２６に隣接する箇所に向かって、連続して増加している。 - 特許庁

If the remainder of the separation layer 14 and the SiGe layer 12 are removed, and then, planarization is carried out by using hydrogen annealing, an Si substrate having a strained silicon layer can be obtained on its top most surface.例文帳に追加

分離層１４の残りおよびＳｉＧｅ層１２を除去して後、水素アニールにより平坦化すると、最表面に歪みシリコン層を有するＳｉ基板が得られる。 - 特許庁

The semiconductor substrate comprises an SiGe layer SG formed on an Si substrate 1 and a region 1a having a higher impurity concentration than other region is patterned on the surface of the Si substrate.例文帳に追加

Ｓｉ基板１上にＳｉＧｅ層ＳＧを備えた半導体基板であって、前記Ｓｉ基板表面に、他の領域よりも不純物濃度を高くした高濃度領域１ａをパターン状に形成した領域を備えている。 - 特許庁

The layer 30 is composed of an upper Si film 12 and epitaxially grown Si layer 13, SiGe film 14, and Si film 15.例文帳に追加

半導体層３０は、上部Ｓｉ膜１２と、各々エピタキシャル成長されたＳｉバッファ層１３，ＳｉＧｅ膜１４，Ｓｉ膜１５とから構成されている。 - 特許庁

To provide a method for manufacturing a wafer including a silicon single crystal substrate having front and back sides, and having a layer of SiGe deposited on the front side and a stress compensating layer on the back side.例文帳に追加

おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法。 - 特許庁

By selectively etching the SiGe layer via the groove H, a cavity 25 is formed between the Si substrate 1 and the Si layer 5, and an SiO_2 film (BOX layer) 30 is formed in the cavity 25.例文帳に追加

そして、溝Ｈを介してＳｉＧｅ層を選択的にエッチングすることによって、Ｓｉ基板１とＳｉ層５との間に空洞部２５を形成し、空洞部２５内にＳｉＯ_2膜（ＢＯＸ層）３０を形成する。 - 特許庁

The photodetector (photoelectric conversion element) includes an Si layer 4 and a photo-detection part 6 having an SiGe layer 5 embedded within a groove formed in the Si layer 4.例文帳に追加

本発明は、本発明の受光素子（光電変換素子）は、Ｓｉ層４と、Ｓｉ層４に形成された溝の内部に埋め込まれたＳｉＧｅ層５とを有する受光部６を備えている。 - 特許庁

To provide a manufacturing method of semiconductors that can improve the uniformity of B concentration in B doping of an epitaxial growth film or the like of a Si film or a SiGe film, using a vertical or a horizontal type reduced pressure CVD system.例文帳に追加

縦型または横型減圧ＣＶＤ装置を用いたＳｉ膜またはＳｉＧｅ膜のエピタキシャル成長膜等のＢのドーピングにおいて、Ｂ濃度均一性を向上することができる半導体の製造方法を提供する。 - 特許庁

Then, after an SiGe layer is formed for the inside base at the sidewall section of the element forming groove, an N^+ type polysilicon film is formed for the emitter so that the groove is buried.例文帳に追加

次いで、素子形成溝の側壁部に内部ベースになるＳｉＧｅ層を形成した後、この溝を埋め込むようにエミッタになるＮ^+型ポリシリコン膜を形成する。 - 特許庁

To provide a semiconductor substrate and a field effect transistor respectively having SiGe layers which are low in interlayer transition density and surface roughness.例文帳に追加

半導体基板及び電界効果型トランジスタ並びにこれらの製造方法において、貫通転位密度が低く、表面ラフネスが小さなＳｉＧｅ層を有すること。 - 特許庁

A porous layer 12, a silicon layer 13, a SiGe layer 14, and a silicon layer 15 are successively formed on a silicon board 11 for the formation of a first board 10.例文帳に追加

シリコン基板１１上に多孔質層１２、シリコン層１３、ＳｉＧｅ層１４及びシリコン層１５を順に形成して第１の基板１０を作製する。 - 特許庁

Then, by etching the SiGe layer via the groove using a nitrohydrofluoric solution, a cavity 25 is formed between the Si substrate 1 and the Si layer 5.例文帳に追加

次に、フッ硝酸溶液を用いて上記溝を介してＳｉＧｅ層をエッチングすることによって、Ｓｉ基板１とＳｉ層５との間に空洞部２５を形成する。 - 特許庁

In order to reduce the resistance of a gate conductor 24, preferably, a silicide layer 28 is formed as self-alignment silicide from the polysilicon layer accumulated on the SiGe layer.例文帳に追加

ゲート導体24の抵抗を低くするために、好ましくは、シリサイド層28が、ＳｉＧｅ層の上に堆積されたポリシリコン層から自己整合シリサイドとして形成される。 - 特許庁

Under a state where the film deposition temperature is set at H1, Si_2H_6 gas and GeH_4 gas are introduced into a chamber and an SiGe layer is grown epitaxially on a semiconductor substrate 1.例文帳に追加

成膜温度がＨ１に設定された状態で、Ｓｉ_2Ｈ_6ガスおよびＧｅＨ_4ガスをチャンバ内に導入し、ＳｉＧｅ層を半導体基板１上にエピタキシャル成長させる。 - 特許庁

The layer 30 consists of a base Si film 12, an Si buffer film 13, an SiGe film 14, and a top Si film 15 which are grown epitaxially respectively.例文帳に追加

半導体層３０は、下地Ｓｉ膜１２と、各々エピタキシャル成長されたＳｉバッファ膜１３，ＳｉＧｅ膜１４，トップＳｉ膜１５とから構成されている。 - 特許庁

Then, after a p^+-type diffusion layer is formed on the collector region, an SiGe or SiGeC layer 10 is grown only on the one-side wall of the collector region.例文帳に追加

次に、コレクタ領域上部にＰ^+型拡散層を形成した後、コレクタ領域の片側側壁部分にのみＳｉＧｅあるいはＳｉＧｅＣ層１０を成長させる。 - 特許庁

At least the surface of the silicide layer 16 on the side of the SiGe film 10 facing the gate electrode 4 is formed at a position higher than a channel region 23.例文帳に追加

少なくともＳｉＧｅ膜１０のゲート電極４と対向する側のシリサイド層１６の表面はチャネル領域２３よりも高い位置に形成されている。 - 特許庁

Therefore, the role of the original thin Si layer is to use the inner oxidation and subsequently to act as a sacrificial defective sink capable of being consumed during an SiGe alloy being relaxed.例文帳に追加

このため、元の薄いＳｉ層の役割は、内部酸化を使用して後で消費することができる犠牲欠陥シンクとしてＳｉＧｅ合金の緩和中に作用することである。 - 特許庁

By removing the SiGe single-crystal layer, the single crystal strained Si strip appears on the support platform and changes into a multifaceted Si strip suitable to form a multifaceted gate fin-FET.例文帳に追加

ＳｉＧｅ単結晶層を除去することによって、単結晶歪Ｓｉストリップは支持基板上にあり、多面ゲート・フィン型ＦＥＴの形成に適する多面Ｓｉストリップに変化する。 - 特許庁

To provide a manufacturing method of a semiconductor substrate which forms a strain-relaxed SiGe layer having been lattice-relaxed or partially lattice-relaxed and thus makes dislocation defect small, and to provide the semiconductor substrate.例文帳に追加

格子緩和又は一部格子緩和した歪緩和ＳｉＧｅ層の形成を可能にし、これによって転位欠陥を少なくするようにした半導体基板の製造方法及び半導体基板を提供する。 - 特許庁

The method of manufacturing a semiconductor substrate comprises a first process of forming the SiGe layer 1 on a silicon substrate 3, and a second process of forming the insulator layer 2 on the silicon substrate 3.例文帳に追加

シリコン基板３上にＳｉＧｅ層１を形成する第１の工程と、前記シリコン基板３中に絶縁体層２を形成する第２の工程とを備える。 - 特許庁

To provide a manufacturing method for an integrated circuit by metal silicate or silicate-germanate dielectrics which are opposed to SiGe and Si planes with no buffer layer.例文帳に追加

本発明は、バッファ層のないＳｉＧｅ及びＳｉ面に対する金属シリケートまたはシリケート−ゲルマネート(silicate-germanate)誘電体による集積回路の製造を提供する。 - 特許庁

After an amorphous silicon (a-Si) film is formed on a substrate under a pressure of 100-150 Pa, the polysilicon-germanium (poly-SiGe) film is formed on the a-Si film under a pressure of 30-60 Pa.例文帳に追加

基板上にアモルファスシリコン（ａ−Ｓｉ）膜を１００〜１５０Ｐａの圧力で成膜し、ａ−Ｓｉ膜の上にポリシリコンゲルマニウム（ｐｏｌｙ−ＳｉＧｅ）膜を３０〜６０Ｐａの圧力で成膜する。 - 特許庁

This SiGe source/drain forms hetero-junction and metallic bonding with the Si main part by overlapping each other with a tolerance of less than about 10 nm, preferably 5 nm.例文帳に追加

このＳｉＧｅソース／ドレインは、Ｓｉ本体と、約１０ｎｍ未満、好ましくは５ｎｍ未満の許容差で互いに重なるヘテロ接合および金属学的接合を形成する。 - 特許庁

To provide a semiconductor substrate comprising an insulator layer of a high breakdown voltage, in a method of manufacturing a semiconductor substrate wherein a SiGe layer is stacked at least on the insulator layer.例文帳に追加

本発明は少なくとも絶縁体層上にＳｉＧｅ層が積層されてなる半導体基板の製造方法において、絶縁耐圧の良好な絶縁体層を有する半導体基板を提供する。 - 特許庁

A mid-infrared ray is detected by permitting a hole to absorb the mid-infrared ray and shifting a sub-band between the sub-bands of valence bands, which are formed in a SiGe quantum well.例文帳に追加

ＳｉＧｅ量子井戸に形成された価電子帯のサブバンド間を、正孔が中赤外光を吸収してサブバンド遷移を行うことにより、中赤外光を検出する。 - 特許庁

When a groove for removing a SiGe layer is formed by an SBSI method, an SOI layer 5 is formed in a shape having a first region 5a, a second region 5b and a third region 5c.例文帳に追加

ＳＢＳＩ法において、ＳｉＧｅ層を除去するための溝を形成する際に、ＳＯＩ層５を第１領域５ａ、第２領域５ｂ及び第３領域５ｃを有する形状に形成する。 - 特許庁

The resistor element is formed of a polycystalline SiGe thin film in which the content of Ge atoms is 20-50% and an impurity is doped so that resistivity is 3×10^-2 to 3×10^-1Ωcm.例文帳に追加

抵抗素子をＧｅ原子の含有量が２０〜５０％で、かつ抵抗率が３×１０^−２〜３×１０^−１Ω・ｃｍになるように不純物が導入されている多結晶ＳｉＧｅ薄膜により形成する。 - 特許庁

This silicide film 8b is formed over the side wall of the silicon film 5, the side wall of the SiGe alloy layer 4, and the surface of the p^+ diffused layer 10.例文帳に追加

このシリサイド膜８ｂは、シリコン膜５の側壁とＳｉＧｅ合金層４の側壁とｐ^＋拡散層１０の表面にまたがって形成されている。 - 特許庁

To provide a method of manufacturing a semiconductor device by which a junction leak current is suppressed to a minimum by relaxing through dislocation 6 even when the dislocation occurs from the interface of an SiGe layer 2 and a silicon wafer 1.例文帳に追加

ＳｉＧｅ層２とシリコン基板１との界面から貫通転位６が発生したとしても、それを緩和させて、接合リーク電流を最小限に止めることができる半導体装置の製造方法を提供することを目的とする。 - 特許庁

Next, by partially etching the Si layer 13 and the SiGe layer 11 a support body hole h1 is formed on the element isolation layer 3 inside a bird's beak.例文帳に追加

次に、Ｓｉ層１３とＳｉＧｅ層１１とを部分的にエッチングして、バーズビークから内側の素子分離層３上に支持体穴ｈ１を形成する。 - 特許庁

Here, the height a_4 of the top surface of the SiGe mixed crystal layer 49a from the bottom of a groove 8 is less than the depth of the groove 8 based upon a surface of a silicon substrate 1.例文帳に追加

なお、ＳｉＧｅ混晶層４９ａの最表面の溝８の底からの高さａ_4は、シリコン基板１の表面を基準としたときの溝８の深さよりも低い。 - 特許庁

A method of producing a vertical sidewall on a silicon substrate (110) for an Si/SiGe photodetector comprises a process of preparing a silicon layer (110) in which a silicon surface (110) lies in parallel with an underlying silicon wafer surface.例文帳に追加

Ｓｉ／ＳｉＧｅ光検知器用のシリコン（１１０）基板上の垂直側壁の製造方法には、下層のシリコンウェハー表面に対してシリコン（１１０）面が平行であるシリコン（１１０）層を準備する工程を含んでいる。 - 特許庁